

جامعة حلب في المناطق المحررة كلية الهندسة المعلوماتية السنة الرابعة

مقرر عملی


بنية وتنظيم الحواسيب2

تصميم معالج 4bit

د.م. عبد القادر غزال

م. محمد نور بدوي

العام الدراسي: 2023 - 2024



المحاضرة العملية الخامسة






- يتكون النظام الحاسوبي بشكل عام من المعالج والخواكر
 وتجهيزات متممة تشمل اللوحة الأم وتجهيزات الدخل والخرج
 بالإضافة إلى مصادر التغذية.
- لفهـم آليـة عمـل المعـالج سـنقوم ببنـاء معـالج بسـيط يعـالج
 بعض العمليات الحسابية.
- عملیة بناء المعالج ستكون على شكل خطوات تطویر متتالیة
 من خلال إضافة عملیات حسابیة جدیدة فی كل مرحلة.









• يوضح الشكل الجانبي بنية معالج يقوم فقط بعملية جمع متحولين بطول 4bit



نموذج مبسط لمتحول واحد 1bit









الكود البرمجي

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity processor is
   Port ( a : in STD_LOGIC_VECTOR (3 downto 0);
           b: in STD LOGIC VECTOR (3 downto 0);
           o : out STD_LOGIC_VECTOR (3 downto 0);
           c0 : in STD_LOGIC;
           c4 : out STD LOGIC);
end processor;
architecture Behavioral of processor is
        signal c3, c2, c1: std logic;
   begin
```





 $S = A \oplus B \oplus Cin$

Cout = A.B + B.Cin + Cin.A

```
-- The first full adder
o(0) \leftarrow a(0) \times b(0) \times co;
c1 \leftarrow ((a(0) \text{ or } b(0)) \text{ and } c0) \text{ or } (a(0) \text{ and } b(0));
-- The second full adder
o(1) \le a(1) \times b(1) \times c1;
c2 \leftarrow ((a(1) \text{ or } b(1)) \text{ and } c1) \text{ or } (a(1) \text{ and } b(1));
-- The third full adder
o(2) \le a(2) \times b(2) \times c2;
c3 \leftarrow ((a(2) \text{ or } b(2)) \text{ and } c2) \text{ or } (a(2) \text{ and } b(2));
```

-- The fourth full adder

$$o(3) \leftarrow a(3) \times b(3) \times c3;$$
 $c4 \leftarrow (a(3) \text{ or } b(3)) \text{ and } c3) \text{ or } (a(3) \text{ and } b(3));$

end Behavioral;






ربط الأقطاب مع شريحة FPGA

Name	Direction	Package Pin		Fixed	Bank	I/O Std	~
V 🗟 All ports (1	14)						
🗸 🦫 a (4)	IN			✓	14	LVCMOS33*	-
	IN	W17	~	✓	14	LVCMOS33*	,
a[2]	IN	W16	~	✓	14	LVCMOS33*	7
a[1]	IN	V16	~	✓	14	LVCMOS33*	-
a[0]	IN	V17	~	✓	14	LVCMOS33*	-
∨ 🡺 b (4)	IN			✓	14	LVCMOS33*	-
▶ b[3]	IN	W13	~	✓	14	LVCMOS33*	,
▶ b[2]	IN	W14	~	✓	14	LVCMOS33*	٠,
▶ b[1]	IN	V15	~	✓	14	LVCMOS33*	٠,
▶ b[0]	IN	W15	~	✓	14	LVCMOS33*	,
∨ 🛭 s (4)	OUT			✓	14	LVCMOS33*	,
 √ s[3]	OUT	V19	~	✓	14	LVCMOS33*	٠,
 √ s[2]	OUT	U19	~	✓	14	LVCMOS33*	٠,
 √ s[1]	OUT	E19	~	✓	14	LVCMOS33*	-
 √ s[0]	OUT	U16	~	✓	14	LVCMOS33*	,
∨ 🕞 Scalar	ports (2)						
	IN	R2	~	✓	34	LVCMOS33*	,
 € c4	OUT	L1	· •	✓	35	LVCMOS33*	,










مـع إضافة بوابـات And كمـا يوضـح الشـكل، أصـبح
 بالإمكان تمرير أو حجب قيمة متحولات الدخل A & B
 حسب قيمة قطبى التحكم S3 & S4

نضيف على الكود البرمجي في قسم Entity المداخل \$3 & \$4 كالتالى:

S3, s4 : in STD_LOGIC;







• في قسم architecture نقوم بإنشاء متغيرات من

أجل أقطاب التحكم.

architecture Behavioral of processor is

```
signal c3, c2, c1: std_logic;
signal x: STD_LOGIC_VECTOR (3 downto 0);
signal y: STD_LOGIC_VECTOR (3 downto 0);
```

begin

```
x(0) \leftarrow a(0) and s4; y(0) \leftarrow b(0) and s3; x(1) \leftarrow a(1) and s4; y(1) \leftarrow b(1) and s3; x(2) \leftarrow a(2) and s4; y(2) \leftarrow b(2) and s3; x(3) \leftarrow a(3) and s4; y(3) \leftarrow b(3) and s3;
```








یصبح لدینا الکود التالی:

```
-- The first full adder
           o(0) \leftarrow x(0) xor y(0) xor c0;
           c1 \leftarrow (x(0) \text{ or } y(0)) \text{ and } c0) \text{ or } (x(0) \text{ and } y(0));
            -- The second full adder
           o(1) \le x(1) xor y(1) xor c1;
           c2 \leftarrow ((x(1) \text{ or } y(1)) \text{ and } c1) \text{ or } (x(1) \text{ and } y(1));
           -- The third full adder
           o(2) \leftarrow x(2) xor y(2) xor c2;
           c3 \leftarrow ((x(2) \text{ or } y(2)) \text{ and } c2) \text{ or } (x(2) \text{ and } y(2));
           -- The fourth full adder
           o(3) \le x(3) xor y(3) xor c3;
           c4 \leftarrow ((x(3) \text{ or } y(3)) \text{ and } c3) \text{ or } (x(3) \text{ and } y(3));
end Behavioral;
```







• لإضافة عمليـة طـرح علـى هــذا المعـالج

سنعتمد على الفكرة التالية:

$$-A = \overline{A} + 1$$


EX:
$$A - B = A + B + 1$$

• S1 = 1 يدخل المتحول B إلى الجامع معكوسًا

دون تغییر B دون تغییر S1 = 0







• مـع إضـافة بوابـات Xor كمـا يوضـح الشـكل، أصبح بالإمكان عكس متحولات الدخل A & B

• نضيف على الكود البرمجي في قسم Entity


حسب قيمة قطبي التحكم S2 & S1

المداخل **\$2 & \$1** كالتالي:

S1, s2 : in STD_LOGIC;








```
x(0) \leftarrow (a(0) \text{ and } s4) \text{ xor } s2;
x(1) <= (a(1) \text{ and } s4) \text{ xor } s2;
x(2) <= (a(2) \text{ and } s4) \text{ xor } s2;
x(3) \leftarrow (a(3) \text{ and } s4) \text{ xor } s2;
y(0) \leftarrow (b(0) \text{ and } s3) \text{ xor } s1;
y(1) <= (b(1) \text{ and } s3) \text{ xor } s1;
y(2) <= (b(2) \text{ and } s3) \text{ xor } s1;
y(3) <= (b(3) \text{ and } s3) \text{ xor } s1;
```







A = 1101 & B= 0101

• ناقش على شريحة FPGA حالة:

s0=0; s1=0; s2=0; s3=1; s4=1

• ناقش على شريحة FPGA حالة:

s0=1; s1=1; s2=0; s3=1; s4=1





انتهت المحاضرة