

جامعة حلب في المناطق المحررة كلية الهندسة المعلوماتية السنة الرابعة

مقرر عملي


بنية وتنظيم الحواسيب2

تنفيذ توابع منطقية بسيطة بلغة VHDL

د.م. عبد القادر غزال

م. محمد نور بدوي

العام الدراسي: 2023 - 2024



المحاضرة العملية الثالثة



لغات وصف الكيان الصلب HDLs





هي عبارة عن لغات برمجة تستخدم تعابير نصية تصريحية (Declarative Textual) لوصف سلوك أو عمل الوحدات المنطقية (Digital Logic) على الكيان الصلب بشكل مباشر، تمتاز هذه اللغات بأنها وصفية تتعلق مباشرة ببناء الكيان الصلب، كما أنها تختلف عن اللغات البرمجية المتخصصة لتطبيقات الحاسب بشكل جذري من أشهر اللغات المستخدمة:

- VHDL •
- Verilog •







VHDL

Very High speed integrated Circuit

H ardware

D escription

L anguage

هي لغة توصيف عمل أو سلوك الكيان الصلب على شرائح الدارات المتكاملة الرقمية فائقة السرعة، ظهرت عام 1980، وتم تطويرها من قبل وزارة الدفاع الأمريكية.

إن الهيكلية البرمجية للغة VHDL تنفذ بشكل تفرعي متزامن، كما أنها ليست خاصة بنظام أو كيان محدد أو شركة معينة، وإنما هي نظام قياسي تعتمده الشركات المصنعة، فيمكن تحويل أي برنامج مكتوب بلغة الـ VHDL واستخدامه لتنفيذ أي نظام بترجمته وبرمجته إلى العناصر المنطقية القابلة للبرمجة.





VHDL

Very High speed integrated Circuit

H ardware

D escription

L anguage

تُستخدم VHDL أيضًا لإجراء محاكاة واختبار للأنظمة الإلكترونية المصممة، مما يساعد في تحليل أداءها واكتشاف الأخطاء وإصلاحها قبل تنفيذها على أجهزة فعلية.

تعد VHDL أداة أساسية للمهندسين في مجال تصميم

الأنظمة الإلكترونية والدوائر المنطقية لتسهيل عملية التطوير

والتصميم والاختبار.

إن الخرج النهائي لبرنامج مكتوب بلغة VHDL هو ملف التوصيلات "Netlist"





Library

Package
- Functions
- Procedures
- Declarations (component, signal, constant, type, ... etc

Entity

Architecture

إن عملية وصف الكيان الصلب في لغة الـ VHDL يتضمن:

- Entity: هي عناصر تصميم رئيسية تصف واجهة التصميم.
- Architecture: عناصر تصميم ثانوية تحوي التمثيل

والوصف الحقيقي للتصميم

• Libraries: المكتبات



1. Entity الكيان

يعتبر الكيان المستوى الأعلى والأكثر أهمية في التصميم، وفيه يتم تعريف مداخل ومخارج النظام على البوابات إضافة إلى جميع الموارد المرتبطة بالكيان.

في الكيان نظام واحد أو أكثر ، يتم التصريح عنه كما هو مبين في الصورة الجانبية.





architecture Behavioral of gate is begin

Q <= A and B;

end Behavioral;

2. Architecture البنية الهيكلية

تضم الوظائف التي تصف سلوك الكيان الصلب المرتبط بالوظيفة الأساسية المعرفة بالكيان Entity، يمكن أن يضم الكيان هيكلية أو أكثر وكل واحدة منهما يمكن أن تكون وصفًا سلوكيًا للنظام أو وصفًا بنيويًا، ويتم التصريح عن الهيكلية كما هو موضع في الصورة الجانبية.





3. Libraries المكتبات

تضم المكتبات مجموعات النماذج التصميمية والتوابع الوحدات للغة VHDL، ويمكن أن يضم البرنامج مكتبة أو أكثر تبعًا للوظائف المطلوبة من البرنامج

ملاحظات:

لغة VHDL ليست حساسة لحالة الأحرف وللمسافات تبدأ التعليقات في VHDL بالرمز "--" (شرطتان متتاليتان).

-- This is a comment

 $d \le a \quad AnD b;$

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

 $D \leq A$ and B;

د.م. عبد القادر غزال | م. محمد نور بدوي


بنية حاسب 2



تصميم بوابة And بلغة VHDL



```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity and gate is
    Port ( A : in STD_LOGIC;
           B : in STD_LOGIC;
           Q : out STD_LOGIC);
end and gate;
architecture Behavioral of and gate is
begin
            Q \le A and B;
end Behavioral;
```



Α	В	Q
0	0	0
0	1	0
1	0	0
1	1	1

قم بإجراء التعديل المناسب ليكون لدينا بوابة And بثلاث مداخل على أحد أقطابها بوابة Not




تصميم بوابة And بلغة VHDL



ضبط الدخل A

ضبط الدخل B

نتيجة خرج المحاكي





















3













بعد إنشاء المشروع نقوم بتحديد المداخل والمخارج عن طريق نافذة إدخال، ويمكن الاستغناء عنها وكتابة الكود بشكل يدوي.











نقوم الآن بتكملة كتابة الكود بحيث يكون الملف ضمن مجلد Design Sources بعدها نضغط على Run Synthesis








بعدها نقوم بإنشاء ملف جديد constraints بعدها نضغط على Run Synthesis من القائمة الجانبية












بعدها نقوم بتحديد أقطاب الدخل والخرج لشريحة الـ FPGA كما هو موضح في مخطط التوصيل في إصدار Basys 3

في مثالنا: حددنا SW0 و SW1 كمداخل والتي يعبر عنها بـ A و B في بوابة AND، وخرج البوابة الليد L1













نقوم بتوصيل شريحة الـ FPGA مع الحاسب باستخدام كبل micro-usb بعدها نضغط على FPGA مع الحاسب

ومن ثم Generate Bitstream من القائمة الجانبية.





دارة التغذية داخل الشريحة






$F = A.B + \overline{B}$

اكتب كود VHDL لتنفيذ الوظيفة المعبر عنها بالمعادلة المنطقية التالية:

```
-- library declaration
library IEEE;
use IEEE.std_logic_1164.all;
-- entity
entity My ckt is
port (
A,B : in std logic;
F : out std logic);
end My ckt;
-- architecture
architecture My ckt Ar of My ckt is
begin
F \le (A AND B) or (not B);
end My ckt Ar;
```






مثال عملي 2

اكتب كود VHDL الذي ينفذ بوابة NAND ثلاثية المداخل. تتم تسمية إشارات الدخل الثلاثة A و B و C

واسم إشارة الخرج F

```
1 -- library declaration
 2 | library IEEE;
 3 use IEEE.std logic 1164.all;
 4: -- entity
 5  entity my nand3 is
 6: port (
 7 A,B,C : in std_logic;
 8 F : out std_logic);
 9 \(\hat{\text{o}}\) end my nand3;
10 : -- architecture
11 □ architecture exa nand3 of my nand3 is
12 begin
13 : F \le NOT(A AND B AND C);
14 end exa nand3;
```








$F3 = \overline{L} \ \overline{M} \ N + L \ M$ اكتب كود VHDL لتنفيذ الوظيفة المعبر عنها بالمعادلة المنطقية التالية:

```
1 □ -- library declaration
 2 : library IEEE;
 3 use IEEE.std_logic_1164.all;
 4: -- entity
 5  entity my ckt f3 is
 6: port ( L,M,N : in std logic;
 7 F3 : out std logic);
 8 ∩ end my ckt f3;
 9 -- architecture
10 parchitecture f3 2 of my ckt f3 is
11: begin
12 F3<= ((NOT L)AND(NOT M)AND N)OR(L AND M);
13 □ end f3 2;
```






مثال عملي 3

$F3 = \overline{L} \ \overline{M} \ N + L \ M$ اكتب كود VHDL لتنفيذ الوظيفة المعبر عنها بالمعادلة المنطقية التالية:

طريقة ثانية للحل باستخدام المتغيرات.

```
1 -- library declaration
 2 | library IEEE;
 3 use IEEE.std logic 1164.all;
 4 -- entity
 5 ♥ entity my ckt_f3 is
 6 port ( L,M,N : in std_logic;
 7 F3 : out std logic);
 8 ∩ end my ckt f3;
 9 -- architecture
10 parchitecture f3 1 of my ckt f3 is
11 signal A1, A2 : std_logic; -- intermediate signals
12 begin
13 A1 \leftarrow ((NOT L) AND (NOT M) AND N);
14 A2 \leq L AND M;
15 F3 <= A1 OR A2;
16  end f3 1;
```







$F3 = \overline{L} \ \overline{M} \ N + L \ M$ اكتب كود VHDL لتنفيذ الوظيفة المعبر عنها بالمعادلة المنطقية التالية:


طريقة ثالثة للحل باستخدام الشروط.

```
architecture f3_3 of my_ckt_f3 is
begin
F3 <= '1' when (L = '0' AND M = '0' AND N = '1')
else '1' when (L = '1' AND M = '1')
else '0';
end f3_3;</pre>
```






اكتب كود VHDL لتنفيذ الدارة الموضحة بالأسفل ومن بعدها محاكاة هذه الدارة على شريحة الـ FPGA





مثال عملي 4

اكتب كود VHDL لتنفيذ الدارة الموضحة بالأسفل ومن بعدها محاكاة هذه الدارة على شريحة الـ FPGA



```
1 □ -- library declaration
 2 : library IEEE;
 3 use IEEE.std logic 1164.all;
 4: -- entity
 5  entity my circuit is
 6 port (A_1,A_2,B_1,B_2,D_1 : in std_logic;
 7 | E out : out std logic);
 8 ∩ end my circuit;
 9 -- architecture
10 parchitecture my circuit arc of my circuit is
11: signal A out, B out, C out : std_logic;
12 begin
13 : A out <= A 1 and A 2;
14 B out <= B 1 or B 2;
15 | C out <= (not D 1) and B 2;
16 E out <= A out or B out or C out;
17 end my circuit arc;
```





اكتب كود VHDL لتنفيذ الوظيفة المعبر عنها بالمعادلة المنطقية التالية:

$$F5 = \overline{A} B C \overline{D} + A \overline{B} C D + A \overline{C} D + B C \overline{D}$$

- √ مرةً باستخدام المتغيرات.
- √ ومرة أخرى باستخدام الشروط.







انتهت المحاضرة