

جامعة حلب في المناطق المحررة كلية الهندسة المعلوماتية السنة الرابعة

مقرر عملی


بنية وتنظيم الحواسيب2

تصميم معالج 4bit

د.م. عبد القادر غزال

م. محمد نور بدوي

العام الدراسي: 2023 - 2024




المحاضرة العملية الخامسة





مراجعة:

وصلنا في المحاضرة الماضية عند هذا الحد حيث قمنا بعملية إنشاء معالج بسيط يقوم بعمليتي الجمع والطرح.







```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity processor is
    Port ( a : in STD_LOGIC_VECTOR (3 downto 0);
           b : in STD_LOGIC_VECTOR (3 downto 0);
           o : out STD_LOGIC_VECTOR (3 downto 0);
           s: in STD_LOGIC_VECTOR (5 downto 0);
           c0 : in STD_LOGIC;
           c4 : out STD_LOGIC);
end processor;
```





```
architecture Behavioral of processor is
           signal c3, c2, c1: std logic;
           signal x: STD LOGIC VECTOR (3 downto 0);
           signal y: STD_LOGIC_VECTOR (3 downto 0);
     begin
          x(0) \leftarrow (a(0) \text{ and } s(4)) \text{ xor } s(2);
           x(1) \leftarrow (a(1) \text{ and } s(4)) \text{ xor } s(2);
           x(2) \leftarrow (a(2) \text{ and } s(4)) \text{ xor } s(2);
           x(3) \leftarrow (a(3) \text{ and } s(4)) \text{ xor } s(2);
           y(0) <= (b(0) \text{ and } s(3)) \text{ xor } s(1);
           y(1) \leftarrow (b(1) \text{ and } s(3)) \text{ xor } s(1);
           y(2) <= (b(2) \text{ and } s(3)) \text{ xor } s(1);
           y(3) \leftarrow (b(3) \text{ and } s(3)) \text{ xor } s(1);
```







```
-- The first full adder
         o(0) \leftarrow x(0) xor y(0) xor c0;
         c1 \leftarrow (x(0) \times y(0)) \text{ and } c0) \text{ or } (x(0) \text{ and } y(0));
         -- The second full adder
         o(1) <= x(1) xor y(1) xor c1;
         c2 \leftarrow ((x(1) xor y(1)) and c1) or (x(1) and y(1));
         -- The third full adder
         o(2) \le x(2) xor y(2) xor c2;
         c3 \leftarrow ((x(2) xor y(2)) and c2) or (x(2) and y(2));
         -- The fourth full adder
         o(3) \le x(3) \times y(3) \times c3;
         c4 \leftarrow ((x(3) xor y(3)) and c3) or (x(3) and y(3));
end Behavioral;
```






ربط الأقطاب مع شريحة FPGA

Name	Dir		Package Pin		Fixed	Bank	I/O Std		Vcco
V 🕞 All ports (2	20)								
🗸 🡺 a (4)	IN				✓	14	LVCMOS33*	*	3.300
	IN		W17	~	\checkmark	14	LVCMOS33*	*	3.300
	IN		W16	~	\checkmark	14	LVCMOS33*	*	3.300
a[1]	IN		V16	~	\checkmark	14	LVCMOS33*	*	3.300
a[0]	IN		V17	~	\checkmark	14	LVCMOS33*	*	3.300
∨ 🦫 b (4)	IN				✓	14	LVCMOS33*	*	3.300
b[3]	IN		W13	~	✓	14	LVCMOS33*	*	3.300
b[2]	IN		W14	~	✓	14	LVCMOS33*	*	3.300
b[1]	IN		V15	~	✓	14	LVCMOS33*	*	3.300
b[0]	IN		W15	~	✓	14	LVCMOS33*	*	3.300
∨ 🥝 o (4)	OI				✓	14	LVCMOS33*	*	3.300
⋖ o[3]	OI		V19	~	✓	14	LVCMOS33*	*	3.300
⋖ o[2]	OI		U19	~	✓	14	LVCMOS33*	*	3.300
∕ o[1]	OI		E19	~	✓	14	LVCMOS33*	*	3.300
⊘ o[0]	OI		U16	~	✓	14	LVCMOS33*	*	3.300
\$\square \text{\tint{\text{\tin}\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\tex{\tex	IN				✓	34	LVCMOS33*	*	3.300
	IN		T2	~	✓	34	LVCMOS33*	*	3.300
	IN		R3	~	✓	34	LVCMOS33*	*	3.300
	IN		W2	~	✓	34	LVCMOS33*	*	3.300
	IN		U1	~	✓	34	LVCMOS33*	+	3.300
	IN		T1	~	✓	34	LVCMOS33*	*	3.300
	IN		R2	~	✓	34	LVCMOS33*	*	3.300
∨ 🗟 Scalar	ports (2)							
	IN		T3	~	✓	34	LVCMOS33*	+	3.300
≪ c4	OI		L1	~	✓	35	LVCMOS33*	*	3.300







يوضح الشكل الجانبي كيفية تعديل بنية المعالج بعد إضافة العملية المنطقية And

يتطلب هذا الأمر إجراء عملية And للمداخل وبعد ذلك نخب الخرج (إما عملية And أو جمع/ طرح)





```
architecture Behavioral of processor is
```

```
signal c3, c2, c1: std_logic;
signal x: STD_LOGIC_VECTOR (3 downto 0);
signal y: STD_LOGIC_VECTOR (3 downto 0);
signal and_op: STD_LOGIC_VECTOR (3 downto 0);
signal add_op: STD_LOGIC_VECTOR (3 downto 0);
```

begin

```
and_op(0) <= a(0) and b(0);
and_op(1) <= a(1) and b(1);
and_op(2) <= a(2) and b(2);
and_op(3) <= a(3) and b(3);</pre>
```

بعد التعديل يصيح لدينا

الكود التالي:





```
add op(0) \leftarrow x(0) xor y(0) xor c0;
c1 \leftarrow (x(0) \times y(0)) \text{ and } c0) \text{ or } (x(0) \text{ and } y(0));
-- The second full adder
add_op(1) \le x(1) xor y(1) xor c1;
c2 \leftarrow ((x(1) xor y(1)) and c1) or (x(1) and y(1));
-- The third full adder
add op(2) \leftarrow x(2) xor y(2) xor c2;
c3 \leftarrow ((x(2) xor y(2)) and c2) or (x(2) and y(2));
-- The fourth full adder
add op(3) <= x(3) xor y(3) xor c3;
c4 \leftarrow ((x(3) xor y(3)) and c3) or (x(3) and y(3));
-- Mux 2 -1 (4 bit)
o(0) \leftarrow add_op(0) when (s(5) = '1') else and_op(0);
o(1) \le add_{op}(1) \text{ when } (s(5) = '1') \text{ else and}_{op}(1);
o(2) \le add_op(2) when (s(5) = '1') else and_op(2);
o(3) \leftarrow add_{op}(3) \text{ when } (s(5) = '1') \text{ else and}_{op}(3);
```

بعد التعديل يصبح لدينا

الكود التالي:





انتهت المحاضرة