
Computer Organization Lab3

Name: 施柏江

ID: 110550108

Architecture diagrams:



Hardware module analysis:

Adder: 負責處理 immediate 指令及計算記憶體位置。

ALU_Ctrl: 根據 opcode 和 ALU_op 來決定要讓 ALU 執行何種運算。

ALU: 負責處理邏輯與加減運算。

Decoder: 為電路中最重要的核心,負責處理各種 control signal。

Instr_Memory: 將 address 轉成對應的 instruction。

ProgramCounter: 指向要執行指令的 address。

Reg_File: 分析此 instruction 需要用到那些 register 的資料。

Shift_Left_Two_32: 將輸入的值左移 2 位。

Sign_Extend: 藉由把 sign bit 延伸到第 17~32 位,將 16bit 的數值延伸到 32bit。

 MUX_2 tol: 上圖有兩個,一個判斷是否要 jump,一個判斷是 r-format 還是 i-format。

MUX_3tol: 上圖有兩個,一個判斷 destination register 為何處,一個判斷 address 為何處。

MUX_4tol: 上圖有兩個,一個判斷是否要 branch,一個判斷 write data 為何。

Simple_Single_CPU: 將全部的 module 統整再一起,完成一個 CPU。


Finished part:

Part 1:



```
- Register File -
                  1 r2 = 2 r3 = 3
5 r6 = 1 r7 = 2
r0 = 0 r1 =
        4 r5 =
r4 =
                            0 r11 =
r8 =
        4 r9 = 2 r10 =
r12 =
        0 r13 =
                  0 r14 =
                            0 r15 =
r16 =
        0 r17 =
                  0 r18 =
                            0 r19 =
                                        Ω
r20 =
        0 r21 =
                  0 r22 =
                             0 r23 =
        0 r25 = 0 r26 =
                            0 r27 =
r24 =
                                        0
r28 = 0 r29 = 128 r30 =
                            0 r31 = 0
- Memory Data -
m0 =
       1 m1 =
                   2 m2 =
                            0 \quad m3 = 0
                  0 m6 = 0 m7 = 0
m4 =
        0 m5 =
        0 m9 =
                   0 \text{ m} 10 =
                            0 m11 =
m12 =
        0 \text{ m} 13 =
                   0 \text{ m} 14 =
                            0 \text{ m} 15 =
                                        0
        0 \text{ m} 17 =
                   0 m18 =
                             0 \text{ m} 19 =
m16 =
                                        0
                             0 m23 =
m20 =
        0 \text{ m} 21 =
                   0 \text{ m} 22 =
                                        0
                            0 m27 = 0
m24 = 0 m25 =
                  0 m26 =
m28 = 0 m29 = 0 m30 = 0 m31 = 0
```

Part 2:



Problems you met and solutions:

因為提供的檔案只有 MUX_2 to 1. v ,我一開始太侷限於要用 2 to 1 的 MUX 去完成電路,導致我花了許多時間仍然無法完成想要的結果。後來才想到既然 圖中有其他種類的 MUX ,應該可以把圖上的 2 to 1 MUX 更改成 3 to 1 甚至是 4 to 1,最後終於完成了整個電路。

Summary:

這次的 lab 讓我更深入了解一個能夠處理多種指令的 CPU 內部結構。透過設計各個 module,並將它們整合成一個簡單的單一 CPU,進而更加熟悉它背後的原理,像是如何運用各種 control signal 來執行多樣化的指令。經過這次的 lab,讓我對整個 CPU 的概念有了更清晰的了解。