
Computer Organization

Lab 1: 32-bit ALU


Student ID: 110550108 Name: 施柏江

1. Architecture diagrams

ALU_TOP (1-bit ALU) ↓



ALU (32-bit ALU) ↓



2. Hardware module analysis

Alu top.v↓

Alu top:

包含了 3 個 MUX,其中有 2 個為 2×1 MUX,負責判斷是否將輸入的 bit 做 inverse;另一 個為 4×1 MUX,根據 operation code 的值而有不同的操作:

00: 將 2 個 input 做 AND operation

01: 將 2 個 input 做 OR operation

10: 將 2 個 input 做加法運算


11: 直接將 less 值放入輸出

```
always@(posedge clk or negedge rst_n)
begin
   if(!rst_n) begin
       cout = 0;
       overflow = 0;
       zero = 0;
       result = 0;
       cout = 0;
       overflow = 0;
        result = tmp_result;
       zero = (result == 0) ? 1 : 0;
        if(ALU_control[1:0] == 2'b10) begin
           cout = couts[31];
            overflow = couts[30] ^ couts[31];
        end
end
endmodule
```

Alu:

由 32 個 Alu_top 所組成,其中第一個 Alu_top 需要特別處理。第一個 Alu_top 的 less 是由最後一個 Alu_top 的 set 所決定的,當 set 為 1 時,代表 MSB 的結果為 1 (A – B < 0),所以將 less 設為 1 (set 定義在 alu.v 裡,而非在 alu_top.v 裡)。當進行減法時,第一個 Alu_top 的 cin 的需設為 1,因為 -x = -x + 1。其餘 31 個 Alu_top 的 less 皆為 0,因為只有 LSB 在 A<B 時會需要輸出 1;cin 皆為前一個 Alu_top 的 cout。

3. Experimental result



Congratulation! All data are correct!

\$finish called at time : 125 ns : File "C:/co/Lab1/testbench.v" Line 84

xsim: Time (s): cpu = 00:00:02 ; elapsed = 00:00:14 . Memory (MB): peak = 1037.461 ; gain = 0.000

INFO: [USF-XSim-96] XSim completed. Design snapshot 'testbench_behav' loaded.

INFO: [USF-XSim-97] XSim simulation ran for 1000ns

launch_simulation: Time (s): cpu = 00:00:02 ; elapsed = 00:00:17 . Memory (MB): peak = 1037.461 ; gain = 0.000

4. Problems you met and solutions

因我是剛接觸 verilog 這個語言,對 verilog 的語法還不太熟悉,像是會忘了要加 begin 和 end,或是甚麼時候要用 wire,甚麼時候要用 register,不過靠著不斷 google,終究是讓我得到了解答。

5. Summary

這次的 lab 讓我對 ALU 有了更深刻的了解,從一開始先設計 1-bit ALU,再到整合成 32-bit ALU 的過程,讓我更清楚地了解整個 ALU 的架構,像是對進位的處理、溢位情況的發生以及 set less than 如何判斷。