
Computer Organization Lab3

Name: 施柏江

ID: 110550108

Architecture diagrams:



- 1. 因為 jal 需要將 address 存入 \$ra,所以在 Mux_Write_Reg 接上\$ra,並且將 Mux mem to reg 接上 pc+4。
- 2. 因為 jr 的 next address 存在 RSdata, 所以在 Mux_PC_Source 後面多接一個 MUX, 並利用 ALUOp 和 Instruction[5:0]來判斷此指令是否為 jr。

Hardware module analysis:

Adder: 負責處理 immediate 指令及計算記憶體位置。

ALU_Ctrl: 根據 opcode 和 ALU_op 來決定要讓 ALU 執行何種運算。

ALU: 負責處理邏輯與加減運算。

Decoder: 為電路中最重要的核心,負責處理各種 control signal。

Instr_Memory: 將 address 轉成對應的 instruction。

ProgramCounter: 指向要執行指令的 address。

Reg_File: 輸出此 instruction 需要用到的 register 的資料。

Shift_Left_Two_32: 將輸入的值左移 2 位。

Sign_Extend: 藉由把 sign bit 延伸到第 17~32 位,將 16bit 的數值延伸到 32bit。

MUX_2to1: 上圖有三個,一個判斷是否為 jump address format ,一個判斷是r-format 還是 i-format,一個判斷是否為 jr 指令。

MUX_3to1: 上圖有一個,負責判斷要寫入資料到哪個 register。

MUX_4to1: 上圖有兩個,一個判斷是否要 branch,一個判斷要寫入哪個資料到 register。

Simple Single CPU: 將全部的 module 統整再一起,完成一個 CPU。

Finished part:

Part 1:



```
- Register File -
r0 =
        0 r1 =
                    1 r2 =
                              2 r3 =
                                            3
r4 =
         4 r5 =
                    5 гб =
                                1 r7 =
r8 =
         4 r9 =
                    2 r10 =
                               0 r11 =
r12 =
         0 r13 =
                    0 r14 =
                               0 r15 =
r16 =
         0 r17 =
                    0 r18 =
                                0 r19 =
                                            Ω
r20 =
         0 r21 =
                    0 r22 =
                                0 r23 =
         0 r25 = 0 r26 =
r24 =
                               0 r27 =
                                            0
r28 =
        0 r29 = 128 r30 =
                               0 r31 =
- Memory Data -
m0 =
         1 m1 =
                    2 m2 =
                               0 m3 =
                                          0
                               0 m7 =
m4 =
         0 m5=
                    0 мб=
                                            0
m8 =
         0 m9 =
                     0 \text{ m} 10 =
                               0 \text{ m} 11 =
m12 =
         0 \text{ m} 13 =
                    0 \text{ m} 14 =
                                0 \text{ m} 15 =
                                            0
m16 =
         0 \text{ m} 17 =
                    0 m18 =
                                0 \text{ m} 19 =
                                            0
m20 =
         0 \text{ m} 21 =
                    0 \text{ m} 22 =
                                0 \text{ m} 23 =
                                            0
m24 =
         0 m25 =
                    0 m26 =
                               0 \text{ m} 27 = 0
m28 =
        0 m29 = 0 m30 =
                               0 m31 = 0
```



r20 = 0 r21 = 0 r22 = 0 r23 = Λ r24 = 0 r25 = 0 r26 = 0 r27 = 0 r28 = 0 r29 = 128 r30 = 0 r31 = 16 - Memory Data m0 = 0 m1 =0 m2 = 0 m3 = 00 мб= 0 m7 = m4 = 0 m.5 = 0 m8 = 0 m9 =0 m 10 =0 m 11 =0 m 15 =m12 =0 m 13 =0 m 14 =0 m16 = 0 m17 = 0 m18 = 0 m19 = m20 = 68 m21 = 2 m22 = 1 m23 = 68 m24 = 2 m25 = 1 m26 = 68 m27 = 4 0 m31 = 0 m28 = 3 m29 = 16 m30 =

Problems you met and solutions:

jr 這個指令讓我困擾了非常久,因為它雖然是 r-format,卻需要 jump,而且 destination 是存在 Rs 裡,跟其他指令截然不同,在仔細理解了 jr 的操作原理後,終於成功完成了這個指令。

因為提供的檔案只有 MUX_2to1.v,我一開始太侷限於要用 2 to 1 的 MUX 去完成電路,導致我花了許多時間仍然無法完成 jal 指令。後來才想到既然圖中有其他種類的 MUX,應該可以把圖上的 2 to 1 MUX 更改成 3 to 1 甚至是 4 to 1,最後終於完成了整個電路。

Summary:

這次的 lab 讓我更深入了解一個能夠處理多種指令的 CPU 內部結構。透過設計各個 module,並將它們整合成一個簡單的單一 CPU,進而更加熟悉它背後的原理,像是如何運用各種 control signal 來執行多樣化的指令。經過這次的 lab,讓我對整個 CPU 的概念有了更清晰的了解。