
Computer Organization Lab4

ID: 110550108 Name: 施柏江

Architecture diagrams:



Hardware module analysis:

Lab4 與 Lab3 相比,多了 mult 和 xor 這兩個指令,並移除了 jump、jal、jr 指令,因此在 ALU.v 和 ALU_Ctrl.v 中添加了另外的處理,並在 decoder.v 中將多餘的 control signal 刪除。此次的 CPU 多了 pipeline 的功能,因此在設計上多了 pipe_register 儲存各 stage 所需要的 data。

Adder: 負責處理 immediate 指令及計算記憶體位置。

ALU_Ctrl: 根據 opcode 和 ALU_op 來決定要讓 ALU 執行何種運算。

ALU: 負責處理邏輯與加減乘運算。

Data_Memory: 負責處理記憶體的讀寫。

Decoder: 為電路中最重要的核心,負責處理各種 control signal。

Instruction Memory: 將 address 轉成對應的 instruction。

ProgramCounter: 指向要執行指令的 address。

Reg_File: 輸出此 instruction 需要用到的 register 的資料。

Shift Left Two 32: 將輸入的值左移 2 位。

Sign_Extend: 藉由把 sign bit 延伸到第 17~32 位,將 16bit 的數值延伸到 32bit。


MUX_2to1: 上圖有 4 個。一個判斷是否需要 branch 到其他 address;一個判斷 是 r-format 還是 i-format;一個判斷 destination 是哪個 register;一個判斷寫入 register 的 data 為何。

Pipe Reg: 負責儲存各個 stage 的 data,為 pipelined CPU 最重要的一部分。

Pipelined_CPU: 負責將所有 module 統整再一起,組合成一個 pipelined CPU。


Simulation results:

Test1



各個 register 的值與 MIPS code 的結果一致,而 m1 是透過 sw 指令寫入的


Test2



Test3(Bonus)

I1和I2因為都使用到了\$1,需間隔2operations,故將不會受到\$1影響的I3和I10提前到I1和I2之間。I5和I6因為都使用到了\$4,需間隔2operations,故從I7、I8、I9之間選2個提前到I5和I6之間,且因I8和I9都使用到了\$7,需間隔2operations,所以只能選擇將I7和I9提前到I5和I6之間,並將I8提前到I5之前。

l1:	addi	\$1, \$0, 16	1	001000000000000100000000000010000
I3:	addi	\$3, \$0, 8	2	00100000000001100000000000001000
I10:	addi	\$9, \$0, 100	3	001000000000100100000000001100100
12:	addi	\$2, \$1, 4	4	00100000010001000000000000000100
14:	sw	\$1, 4(\$0)	5	101011000000000100000000000000100
18:	addi	\$7, \$1, 10	6	001000000010011100000000000001010
15:	lw	\$4, 4(\$0)	7	100011000000010000000000000000100
17:	add	\$6, \$3, \$1	8	0000000011000010011000000100000
19:	and	\$8, \$7, \$3	9	000000001110001101000000000100100
l6:	sub	\$5, \$4, \$3	10	00000000100000110010100000100010



Problems you met and solutions:

一開始我並不明白助教在 spec 裡電路圖的註解是什麼意思,就直接照著電路圖設計電路,結果 register 和 memory 跑出來的值錯得離譜(全為 0),於是我又重新仔細理解紅框框裡的 MUX 的每個 input,發現當 MemToReg 的值為 1時,所需要的 data 為 0 的 data,而非 1 的 data,於是我把 0 和 1 的 data 交換,終於完成了這次的 lab。

Summary:

這次的 lab 雖然沒有設計到 pipeline register 最厲害的部分(forwarding),需要將指令重排以避免 data hazard,但也讓我對如何設計 pipeline 有了更深刻的印象。CPU 的功能越來越完整,但也越來越難 debug 了。