



Instituto Politécnico Nacional Escuela Superior de Cómputo

Práctica 7 - Memoria de Datos

Unidad de aprendizaje: Arquitectura de Computadoras

Grupo: 3CV1

Alumno(a):
Ramos Diaz Enrique

Profesor(a): Vega García Nayeli

Índice

1	Cálculo del tamaño de los buses de datos y de direcciones			
2	Código de implementación	2		
3	Código de simulación	3		
4	4.1 Forma de onda de simulación	5 6 6		
5	5.1 Análisis RTL	8 8		

1. Cálculo del tamaño de los buses de datos y de direcciones

```
Se sabe que 2^m \times n = 4096 bytes = 32768 bits
```

El tamaño de la palabra se obtiene de instrucciones del set ESCOMips como **LI Rd, #Slit16** con ayuda del tamaño de la literal, siendo de n = 16 bits.

Para obtener m es necesario despejar la primera ecuación:

```
m = \log^2 \frac{(4096)(8)}{n}

m = \log^2 \frac{32768}{16} = 11

m = 11 bits
```

2. Código de implementación

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.STD_LOGIC_arith.ALL;
   use IEEE.STD_LOGIC_unsigned.ALL;
   entity MemoriaDatos is
       generic ( m : integer := 11;
                 n : integer := 16);
       Port ( add : in STD_LOGIC_VECTOR (m-1 downto 0);
              dataIn : in STD_LOGIC_VECTOR (n-1 downto 0);
              clk, wd : in STD_LOGIC;
11
               dataOut : out STD_LOGIC_VECTOR (n-1 downto 0));
12
   end MemoriaDatos;
13
   architecture Behavioral of MemoriaDatos is
15
       type banco is array (0 to (2**m)-1) of STD_LOGIC_VECTOR (n-1 downto 0);
       signal aux : banco;
17
18
       process(clk)
19
       begin
20
           if (rising_edge(clk)) then
21
                if (wd = '1') then
                    aux(conv_integer(add)) <= dataIn;</pre>
23
                end if;
24
           end if;
       end process;
26
       dataOut <= aux(conv_integer(add));</pre>
27
   end Behavioral;
```

3. Código de simulación

```
library ieee;
  library STD;
  use ieee.STD_LOGIC_1164.ALL;
  use ieee.STD_LOGIC_arith.all;
  use ieee.STD_LOGIC_unsigned.ALL;
  use ieee.STD_LOGIC_TEXTIO.ALL;
  use STD.TEXTIO.ALL;
   entity test_bench is
   end test_bench;
10
11
   architecture Behavioral of test_bench is
12
       component MemoriaDatos is
13
           Port ( add : in STD_LOGIC_VECTOR (10 downto 0);
                  dataIn : in STD_LOGIC_VECTOR (15 downto 0);
15
                  clk, wd : in STD_LOGIC;
                  dataOut : out STD_LOGIC_VECTOR (15 downto 0));
       end component;
18
       signal add : STD_LOGIC_VECTOR (10 downto 0);
       signal dataIn : STD_LOGIC_VECTOR (15 downto 0);
       signal clk, wd : STD_LOGIC;
21
       signal dataOut : STD_LOGIC_VECTOR (15 downto 0);
   begin
23
       md : MemoriaDatos Port map (
24
           add => add,
           dataIn => dataIn,
           clk => clk,
           wd => wd,
           dataOut => dataOut
       );
30
       reloj : process begin
32
           clk <= '0';
33
           wait for 5 ns;
           clk <= '1';
35
           wait for 5 ns;
36
       end process;
37
       process
39
           file arch_res : text; --Apuntadores tipo
            variable linea_res : line;
41
```


```
variable var_data_out : STD_LOGIC_VECTOR (15 downto 0);
42
43
           file arch_en : text; --Apuntadores tipo txt
44
           variable linea_en: line;
45
           variable var_wd : STD_LOGIC;
           variable var_add : STD_LOGIC_VECTOR (11 downto 0);
           variable var_data_in : STD_LOGIC_VECTOR (15 downto 0);
           variable cadena : string (1 to 7);
       begin
50
51
           --- ADD WD DATAIN
           file_open(arch_en, "Estimulos.txt", READ_MODE);
53
54
           --- ADD WD DATAIN
                                   DATAOUT
55
           file_open(arch_res, "Resultado.txt", WRITE_MODE);
57
           cadena := "
                           ADD":
           write(linea_res, cadena, right, cadena'LENGTH+1); -- ESCRIBE LA cadena
            → "ADD"
           cadena := "
                           WD":
           write(linea_res, cadena, right, cadena'LENGTH+1); -- ESCRIBE LA cadena
61
            → "WD"
           cadena := " DATAIN";
           write(linea_res, cadena, right, cadena'LENGTH+1); -- ESCRIBE LA cadena
63
            → "DATAIN"
           cadena := "DATAOUT";
           write(linea_res, cadena, right, cadena'LENGTH+1); -- ESCRIBE LA cadena
65
            → "DATAOUT"
           writeline(arch_res, linea_res); -- escribe la linea en el archivo
67
68
           for i in 0 to 11 loop
               readline(arch_en, linea_en); -- lee una linea completa
70
               --- ADD WD DATAIN
71
               --Lee ADD
73
               Hread(linea_en, var_add);
74
               add <= var_add(10 downto 0);</pre>
76
               --Lee WD
77
               read(linea_en, var_wd);
               wd <= var_wd;
79
               --Lee DATAINT
81
```

```
Hread(linea_en, var_data_in);
82
                dataIn <= var_data_in;</pre>
83
84
                wait until rising_edge(clk); --ESPERA AL FLANCO DE SUBIDA
85
                var_data_out := dataOut;
                 --- ADD WD DATAIN
                                          DATAOUT
                Hwrite(linea_res, var_add, right, 8); -- ESCRIBE EL CAMPO ADD
                write(linea_res, var_wd, right, 8); --ESCRIBE EL CAMPO WD
90
                Hwrite(linea_res, var_data_in, right, 8); -- ESCRIBE EL CAMPO
91
                 \hookrightarrow DATAIN
                Hwrite(linea_res, var_data_out, right, 8); --ESCRIBE EL CAMPO
92
                 \rightarrow DATAOUT
93
                writeline(arch_res, linea_res); -- escribe la linea en el archivo
94
            end loop;
95
            file_close(arch_en); -- cierra el archivo
            file_close(arch_res); -- cierra el archivo
97
            wait;
98
        end process;
100
   end Behavioral;
101
```

4. Simulación

- 1. Escritura en la localidad x72 con el valor x2362
- 2. Lectura de la localidad x72
- 3. Escritura en la localidad x56 con el valor x127
- 4. Lectura de la localidad x56
- 5. Escritura en la localidad x123 con el valor x33
- 6. Lectura de la localidad x123
- 7. Escritura en la localidad x61 con el valor x90
- 8. Lectura de la localidad x61
- 9. Escritura en la localidad x84 con el valor x232
- 10. Lectura de la localidad x84
- 11. Escritura en la localidad x28 con el valor x999
- 12. Lectura de la localidad x28

4.1. Forma de onda de simulación



4.2. Archivo entrada: Estimulos.txt


- --- ADD WD DATAIN
- 2 072 1 2362
- 3 072 0 2362
- 4 056 1 0127
- 5 056 0 0127
- 6 123 1 0033
- 7 123 0 0033
- 8 061 1 0090
- 9 061 0 0090
- 084 1 0232
- 11 084 0 0232
- 12 028 1 0999
- 3 028 0 0999

4.3. Archivo salida: Resultado.txt

1	ADD	WD	DATAIN	DATAOUT
2	072	1	2362	0000
3	072	0	2362	2362
4	056	1	0127	0000
5	056	0	0127	0127
6	123	1	0033	0000
7	123	0	0033	0033
8	061	1	0090	0000
9	061	0	0090	0090
10	084	1	0232	0000
11	084	0	0232	0232
12	028	1	0999	0000
13	028	0	0999	0999


5. Diagramas RTL

5.1. Análisis RTL



5.2. Synthesis

5.2.1. Diagrama comprimido



5.2.2. Diagrama extendido

