

Instituto Politécnico Nacional

Escuela Superior de Cómputo

## Práctica 7 - Memoria de Datos

Unidad de aprendizaje: Arquitectura de Computadoras

Grupo: 3CV1

*Alumno(a):*

Ramos Diaz Enrique

*Profesor(a):*

Vega García Nayeli

9 de abril 2020

# Índice

<b>1</b>	<b>Cálculo del tamaño de los buses de datos y de direcciones</b>	<b>2</b>
<b>2</b>	<b>Código de implementación</b>	<b>2</b>
<b>3</b>	<b>Código de simulación</b>	<b>3</b>
<b>4</b>	<b>Simulación</b>	<b>5</b>
4.1	Forma de onda de simulación	6
4.2	Archivo entrada: Estimulos.txt	6
4.3	Archivo salida: Resultado.txt	6
<b>5</b>	<b>Diagramas RTL</b>	<b>7</b>
5.1	Análisis RTL	7
5.2	Synthesis	8
5.2.1	Diagrama comprimido	8
5.2.2	Diagrama extendido	9

## 1. Cálculo del tamaño de los buses de datos y de direcciones

Se sabe que  $2^m \times n = 4096 \text{ bytes} = 32768 \text{ bits}$

El tamaño de la palabra se obtiene de instrucciones del set ESCOMips como **LI Rd, #Slit16** con ayuda del tamaño de la literal, siendo de **n = 16 bits**.

Para obtener m es necesario despejar la primera ecuación:

$$m = \log^2 \frac{(4096)(8)}{n}$$

$$m = \log^2 \frac{32768}{16} = 11$$

**m = 11 bits**

## 2. Código de implementación

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_arith.ALL;
4  use IEEE.STD_LOGIC_unsigned.ALL;
5
6  entity MemoriaDatos is
7      generic ( m : integer := 11;
8                n : integer := 16);
9      Port ( add : in STD_LOGIC_VECTOR (m-1 downto 0);
10            dataIn : in STD_LOGIC_VECTOR (n-1 downto 0);
11            clk, wd : in STD_LOGIC;
12            dataOut : out STD_LOGIC_VECTOR (n-1 downto 0));
13  end MemoriaDatos;
14
15  architecture Behavioral of MemoriaDatos is
16      type banco is array (0 to (2**m)-1) of STD_LOGIC_VECTOR (n-1 downto 0);
17      signal aux : banco;
18  begin
19      process(clk)
20      begin
21          if (rising_edge(clk)) then
22              if (wd = '1') then
23                  aux(conv_integer(add)) <= dataIn;
24              end if;
25          end if;
26      end process;
27      dataOut <= aux(conv_integer(add));
28  end Behavioral;

```

### 3. Código de simulación

```
1  library ieee;
2  library STD;
3  use ieee.STD_LOGIC_1164.ALL;
4  use ieee.STD_LOGIC_arith.all;
5  use ieee.STD_LOGIC_unsigned.ALL;
6  use ieee.STD_LOGIC_TEXTIO.ALL;
7  use STD.TEXTIO.ALL;
8
9  entity test_bench is
10 end test_bench;
11
12 architecture Behavioral of test_bench is
13     component MemoriaDatos is
14         Port ( add : in STD_LOGIC_VECTOR (10 downto 0);
15               dataIn : in STD_LOGIC_VECTOR (15 downto 0);
16               clk, wd : in STD_LOGIC;
17               dataOut : out STD_LOGIC_VECTOR (15 downto 0));
18     end component;
19     signal add : STD_LOGIC_VECTOR (10 downto 0);
20     signal dataIn : STD_LOGIC_VECTOR (15 downto 0);
21     signal clk, wd : STD_LOGIC;
22     signal dataOut : STD_LOGIC_VECTOR (15 downto 0);
23 begin
24     md : MemoriaDatos Port map (
25         add => add,
26         dataIn => dataIn,
27         clk => clk,
28         wd => wd,
29         dataOut => dataOut
30     );
31
32     reloj : process begin
33         clk <= '0';
34         wait for 5 ns;
35         clk <= '1';
36         wait for 5 ns;
37     end process;
38
39     process
40         file arch_res : text;    --Apuntadores tipo
41         ↪ txt
42         variable linea_res : line;
```

```

42     variable var_data_out : STD_LOGIC_VECTOR (15 downto 0);
43
44     file arch_en : text; --Apuntadores tipo txt
45     variable linea_en: line;
46     variable var_wd : STD_LOGIC;
47     variable var_add : STD_LOGIC_VECTOR (11 downto 0);
48     variable var_data_in : STD_LOGIC_VECTOR (15 downto 0);
49     variable cadena : string (1 to 7);
50 begin
51
52     --- ADD WD DATAIN
53     file_open(arch_en, "Estimulos.txt", READ_MODE);
54
55     --- ADD WD DATAIN DATAOUT
56     file_open(arch_res, "Resultado.txt", WRITE_MODE);
57
58     cadena := "    ADD";
59     write(linea_res, cadena, right, cadena'LENGTH+1);--ESCRIBE LA cadena
60     ↪ "ADD"
61     cadena := "    WD";
62     write(linea_res, cadena, right, cadena'LENGTH+1);--ESCRIBE LA cadena
63     ↪ "WD"
64     cadena := " DATAIN";
65     write(linea_res, cadena, right, cadena'LENGTH+1);--ESCRIBE LA cadena
66     ↪ "DATAIN"
67     cadena := "DATAOUT";
68     write(linea_res, cadena, right, cadena'LENGTH+1);--ESCRIBE LA cadena
69     ↪ "DATAOUT"
70
71     writeline(arch_res, linea_res);-- escribe la linea en el archivo
72
73     for i in 0 to 11 loop
74         readline(arch_en, linea_en); -- lee una linea completa
75         --- ADD WD DATAIN
76
77         --Lee ADD
78         Hread(linea_en, var_add);
79         add <= var_add(10 downto 0);
80
81         --Lee WD
82         read(linea_en, var_wd);
83         wd <= var_wd;
84
85         --Lee DATAIN

```

```


82         Hread(linea_en, var_data_in);
83         dataIn <= var_data_in;
84
85         wait until rising_edge(clk); --ESPERA AL FLANCO DE SUBIDA
86         var_data_out := dataOut;
87
88         --- ADD WD DATAIN DATAOUT
89         Hwrite(linea_res, var_add, right, 8);--ESCRIBE EL CAMPO ADD
90         write(linea_res, var_wd, right, 8);--ESCRIBE EL CAMPO WD
91         Hwrite(linea_res, var_data_in, right, 8);--ESCRIBE EL CAMPO
92         ↪ DATAIN
93         Hwrite(linea_res, var_data_out, right, 8);--ESCRIBE EL CAMPO
94         ↪ DATAOUT
95
96         writeline(arch_res, linea_res);-- escribe la linea en el archivo
97     end loop;
98     file_close(arch_en); -- cierra el archivo
99     file_close(arch_res); -- cierra el archivo
100     wait;
101 end process;
102 end Behavioral;

```

## 4. Simulación

1. Escritura en la localidad x72 con el valor x2362
2. Lectura de la localidad x72
3. Escritura en la localidad x56 con el valor x127
4. Lectura de la localidad x56
5. Escritura en la localidad x123 con el valor x33
6. Lectura de la localidad x123
7. Escritura en la localidad x61 con el valor x90
8. Lectura de la localidad x61
9. Escritura en la localidad x84 con el valor x232
10. Lectura de la localidad x84
11. Escritura en la localidad x28 con el valor x999
12. Lectura de la localidad x28

## 4.1. Forma de onda de simulación



## 4.2. Archivo entrada: Estimulos.txt

```

1  --- ADD WD DATAIN
2  072 1 2362
3  072 0 2362
4  056 1 0127
5  056 0 0127
6  123 1 0033
7  123 0 0033
8  061 1 0090
9  061 0 0090
10 084 1 0232
11 084 0 0232
12 028 1 0999
13 028 0 0999


```

## 4.3. Archivo salida: Resultado.txt

	ADD	WD	DATAIN	DATAOUT
1	072	1	2362	0000
2	072	0	2362	2362
3	056	1	0127	0000
4	056	0	0127	0127
5	123	1	0033	0000
6	123	0	0033	0033
7	061	1	0090	0000
8	061	0	0090	0090
9	084	1	0232	0000
10	084	0	0232	0232
11	028	1	0999	0000
12	028	0	0999	0999

## 5. Diagramas RTL


### 5.1. Análisis RTL





## 5.2. Synthesis

### 5.2.1. Diagrama comprimido



### 5.2.2. Diagrama extendido

