



Instituto Politécnico Nacional Escuela Superior de Cómputo

Práctica 14 - Unidad de Control

Unidad de aprendizaje: Arquitectura de Computadoras

Grupo: 3CV1

Alumno(a):
Ramos Diaz Enrique

Profesor(a): Vega García Nayeli

Índice

1	Cód	igo de implementación	3								
	1.1	Decodificador de Instrucción	3								
	1.2	Memoria de Código de Función	5								
	1.3	Memoria de Código de Operación	5								
	1.4	Nivel	7								
	1.5	Condición	7								
	1.6	Registro de banderas	8								
	1.7	Multiplexor: MopCode	8								
	1.8	Multiplexor: MopCode - MfunCode	9								
	1.9	Carta ASM	10								
	1.10	Unidad de Control	13								
2	C 4 -1	ina da alimula atén	17								
2		3 · · · · · · · · · · · · · · · · · · ·	17 17								
	2.1		17								
	2.2		18								
	2.3	5 1	19								
	2.4		20 21								
	2.5		21								
	2.6	3	22								
	2.7		23								
	2.8	Unidad de Control	25								
3	Simulación										
	3.1	Decodificador de Instrucción	29								
		Memoria de Código de Función	29								
	3.2	Memoria de Codigo de Función	23								
	3.2 3.3	5	29 30								
		Memoria de Código de Operación									
	3.3	Memoria de Código de Operación	30								
	3.3 3.4	Memoria de Código de Operación	30 30								
	3.3 3.4 3.5	Memoria de Código de Operación	30 30 30								
	3.3 3.4 3.5 3.6	Memoria de Código de Operación	30 30 30 30								
	3.3 3.4 3.5 3.6 3.7	Memoria de Código de Operación Nivel Condición . Registro de banderas . Carta ASM . Unidad de Control .	30 30 30 30 31								
	3.3 3.4 3.5 3.6 3.7	Memoria de Código de Operación	30 30 30 30 31 32								
	3.3 3.4 3.5 3.6 3.7	Memoria de Código de Operación Nivel Condición Registro de banderas Carta ASM Unidad de Control 3.8.1 Archivo de Entrada: Estimulos.txt 3.8.2 Forma de onda	30 30 30 31 32 32								
4	3.3 3.4 3.5 3.6 3.7 3.8	Memoria de Código de Operación Nivel Condición Registro de banderas Carta ASM Unidad de Control 3.8.1 Archivo de Entrada: Estimulos.txt 3.8.2 Forma de onda 3.8.3 Archivo de Salida: Resultado.txt	30 30 30 31 32 32 33								
4	3.3 3.4 3.5 3.6 3.7 3.8	Memoria de Código de Operación Nivel Condición Registro de banderas Carta ASM Unidad de Control 3.8.1 Archivo de Entrada: Estimulos.txt 3.8.2 Forma de onda 3.8.3 Archivo de Salida: Resultado.txt	30 30 30 31 32 32 33 35								
4	3.3 3.4 3.5 3.6 3.7 3.8	Memoria de Código de Operación Nivel Condición Registro de banderas Carta ASM Unidad de Control 3.8.1 Archivo de Entrada: Estimulos.txt 3.8.2 Forma de onda 3.8.3 Archivo de Salida: Resultado.txt gramas RTL Análisis RTL	30 30 30 31 32 32 33 35								
4	3.3 3.4 3.5 3.6 3.7 3.8	Memoria de Código de Operación Nivel Condición Registro de banderas Carta ASM Unidad de Control 3.8.1 Archivo de Entrada: Estimulos.txt 3.8.2 Forma de onda 3.8.3 Archivo de Salida: Resultado.txt gramas RTL Análisis RTL 4.1.1 Decodificador de Instrucción	30 30 30 31 32 32 33 35 39 39								
4	3.3 3.4 3.5 3.6 3.7 3.8	Memoria de Código de Operación Nivel Condición Registro de banderas Carta ASM Unidad de Control 3.8.1 Archivo de Entrada: Estimulos.txt 3.8.2 Forma de onda 3.8.3 Archivo de Salida: Resultado.txt gramas RTL Análisis RTL 4.1.1 Decodificador de Instrucción 4.1.2 Memoria de Código de Función	30 30 30 31 32 32 33 35 39 40								
4	3.3 3.4 3.5 3.6 3.7 3.8	Memoria de Código de Operación Nivel Condición Registro de banderas Carta ASM Unidad de Control 3.8.1 Archivo de Entrada: Estimulos.txt 3.8.2 Forma de onda 3.8.3 Archivo de Salida: Resultado.txt gramas RTL Análisis RTL 4.1.1 Decodificador de Instrucción 4.1.2 Memoria de Código de Función 4.1.3 Memoria de Código de Operación	30 30 30 31 32 32 33 35 39 39 40 40								
4	3.3 3.4 3.5 3.6 3.7 3.8	Memoria de Código de Operación Nivel Condición Registro de banderas Carta ASM Unidad de Control 3.8.1 Archivo de Entrada: Estimulos.txt 3.8.2 Forma de onda 3.8.3 Archivo de Salida: Resultado.txt gramas RTL Análisis RTL 4.1.1 Decodificador de Instrucción 4.1.2 Memoria de Código de Función 4.1.3 Memoria de Código de Operación 4.1.4 Nivel	30 30 30 31 32 33 35 39 40 40								
4	3.3 3.4 3.5 3.6 3.7 3.8	Memoria de Código de Operación Nivel Condición Registro de banderas Carta ASM Unidad de Control 3.8.1 Archivo de Entrada: Estimulos.txt 3.8.2 Forma de onda 3.8.3 Archivo de Salida: Resultado.txt gramas RTL Análisis RTL 4.1.1 Decodificador de Instrucción 4.1.2 Memoria de Código de Función 4.1.3 Memoria de Código de Operación 4.1.4 Nivel 4.1.5 Condición	30 30 30 31 32 32 33 35 39 39 40 40								

	4.1.7	Carta ASM	41
	4.1.8	Unidad de Control	42
4.2	Synthe	esis	42
	4.2.1	Decodificador de Instrucción	42
	4.2.2	Memoria de Código de Función	43
	4.2.3	Memoria de Código de Operación	44
	4.2.4	Nivel	45
	4.2.5	Condición	45
	4.2.6	Registro de banderas	46
	4.2.7	Carta ASM	47
	4.2.8	Unidad de Control	48

1. Código de implementación

1.1. Decodificador de Instrucción

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
   entity DecodificadorInstruccion is
       Port (opCode : in STD_LOGIC_VECTOR (4 downto 0);
              TIPOR, BEQI, BNEQI, BLTI, BLETI, BGTI, BGETI : out STD_LOGIC);
  end DecodificadorInstruccion;
  architecture Behavioral of DecodificadorInstruccion is
   begin
10
       process (opCode)
11
       begin
12
           case opCode is
13
               when "00000" =>
14
                    TIPOR <= '1';
                    BEQI <= '0';
16
                    BNEQI <= '0';
                    BLTI <= '0';
                    BLETI <= '0';
19
                    BGTI <= '0';
20
                    BGETI <= '0';
               when "01101" =>
22
                    TIPOR <= '0';
                    BEQI <= '1';
24
                    BNEQI <= '0';
25
                    BLTI <= '0';
26
                    BLETI <= '0';
27
                    BGTI <= '0';
                    BGETI <= '0';
               when "01110" =>
30
                    TIPOR <= '0';
31
                    BEQI <= '0';
                    BNEQI <= '1';
                    BLTI <= '0';
34
                    BLETI <= '0';
                    BGTI <= '0';
36
                    BGETI <= '0';
37
               when "01111" =>
                    TIPOR <= '0';
39
                    BEQI <= '0';
```

```
BNEQI <= '0';
41
                     BLTI <= '1';
42
                     BLETI <= '0';
43
                     BGTI <= '0';
44
                     BGETI <= '0';
                 when "10000" =>
46
                     TIPOR <= '0';
47
                     BEQI <= '0';
48
                     BNEQI <= '0';
49
                     BLTI <= '0';
50
                     BLETI <= '1';
51
                     BGTI <= '0';
52
                     BGETI <= '0';
53
                 when "10001" =>
54
                     TIPOR <= '0';
55
                     BEQI <= '0';
56
                     BNEQI <= '0';
                     BLTI <= '0';
58
                     BLETI <= '0';
59
                     BGTI <= '1';
60
                     BGETI <= '0';
61
                 when "10010" =>
62
                     TIPOR <= '0';
63
                     BEQI <= '0';
64
                     BNEQI <= 'O';
65
                     BLTI <= '0';
66
                     BLETI <= '0';
67
                     BGTI <= '0';
68
                     BGETI <= '1';
              when others =>
70
                     TIPOR <= '0';
71
                     BEQI <= '0';
72
                     BNEQI <= '0';
73
                     BLTI <= '0';
74
                     BLETI <= '0';
75
                     BGTI <= '0';
76
                     BGETI <= '0';
77
            end case;
78
        end process;
79
   end Behavioral;
```

1.2. Memoria de Código de Función

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.STD_LOGIC_arith.ALL;
  use IEEE.STD_LOGIC_unsigned.ALL;
   entity MfunCode is
       Port ( funCode : in STD_LOGIC_VECTOR (3 downto 0);
              microFuncion : out STD_LOGIC_VECTOR (19 downto 0));
   end MfunCode;
10
   architecture Behavioral of MfunCode is
11
       type arreglo is array (0 to (2**4)-1) of STD_LOGIC_VECTOR(19 downto 0);
12
       constant aux : arreglo := (
13
           "00000100010000110011", --ADD
14
           "00000100010001110011",
                                       --SUB
           "00000100010000000011",
                                       --AND
16
           "00000100010000010011",
                                       --OR
           "00000100010000100011",
                                       --XOR
           "00000100010011010011",
                                       --NAND
19
           "00000100010011000011",
                                       --NOR
20
           "00000100010010100011",
                                       --XNOR
21
           "00000100010011010011",
                                       --NOT
22
                                       --SLL
           "0000000111000000000",
           "000000101000000000",
                                       --SRL
           others => (others => '0')
25
       );
26
   begin
27
       microFuncion <= aux(conv_integer(funCode));</pre>
28
   end Behavioral;
```

1.3. Memoria de Código de Operación

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_arith.ALL;
use IEEE.STD_LOGIC_unsigned.ALL;

entity MopCode is
Port ( opCode : in STD_LOGIC_VECTOR (4 downto 0);
microOpCode : out STD_LOGIC_VECTOR (19 downto 0));
end MopCode;
```

```
10
   architecture Behavioral of MopCode is
11
       type arreglo is array ( 0 to (2**5)-1 ) of std_logic_vector(19 downto
12
        \rightarrow 0);
       constant aux : arreglo := (
13
           "0000100000001110001", -- VERIF
14
           "000000001000000000", -- LI
15
           "00000100010000001000", -- LWI
           "0000100000000001100", -- SWI
17
           "00001010000100110101", -- SW
18
           "00000100010100110011", -- ADDI
19
           "0000010001011110011", -- SUBI
           "00000100010100000011", -- ANDI
21
           "00000100010100010011", -- ORI
           "00000100010100100011", -- XORI
23
           "00000100010111010011", -- NANDI
24
           "00000100010111000011", -- NORI
           "00000100010110100011", -- XNORI
           "1001000001100110011", -- BEQI
           "10010000001100110011", -- BNEI
           "1001000001100110011", -- BLTI
           "1001000001100110011", -- BLETI
30
           "10010000001100110011", -- BGTI
31
           "1001000001100110011", -- BGETI
32
           "000100000000000000", -- B
33
           "010100000000000000", -- CALL
           "00100000000000000", -- RET
35
           "000000000000000000", -- NOP
36
           "00000110010100110001", -- LW
       others => (others => '0')
       );
   begin
41
       microOpCode <= aux(conv_integer(opCode));</pre>
42
   end Behavioral;
```

1.4. **Nivel**

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity Nivel is
       Port ( clk, clr : in STD_LOGIC;
               nivel : out STD_LOGIC);
   end Nivel;
   architecture Behavioral of Nivel is
       signal pclk, nclk: STD_LOGIC;
10
   begin
11
       process(clk,clr)
12
       begin
13
            if (clr = '1') then
14
                pclk <= '0';
            elsif (rising_edge(clk)) then
16
                pclk <= not pclk;</pre>
            end if;
18
       end process;
19
20
       process(clk, clr)
21
       begin
22
            if (clr = '1') then
                nclk <= '0';
            elsif (falling_edge(clk)) then
25
                nclk <= not nclk;</pre>
            end if;
       end process;
28
       nivel <= pclk xor nclk;</pre>
30
   end Behavioral;
```

1.5. Condición

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Condicion is

Port ( Q : in STD_LOGIC_VECTOR (3 downto 0);

EQ, NE, LT, LE, GT, GE : out STD_LOGIC);
end Condicion;
```

1.6. Registro de banderas

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
   entity Registro is
       Port ( banderas : in STD_LOGIC_VECTOR (3 downto 0);
              clr, clk, LF : in STD_LOGIC;
              Q : out STD_LOGIC_VECTOR (3 downto 0));
   end Registro;
   architecture Behavioral of Registro is
   begin
11
       process(clk, clr)
12
           begin
           if (clr = '1') then
14
               Q <= (others => '0');
15
           elsif (falling_edge (clk)) then
               if (LF = '1') then
                    Q <= banderas;</pre>
                end if;
           end if;
20
       end process;
21
   end Behavioral;
```

1.7. Multiplexor: MopCode

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Mux2C is
```

```
Port ( opCode : in STD_LOGIC_VECTOR (4 downto 0);
              SDOPC : in STD_LOGIC;
              salida : out STD_LOGIC_VECTOR (4 downto 0));
   end Mux2C;
   architecture Behavorial of Mux2C is
       constant ceros : STD_LOGIC_VECTOR (4 downto 0) := "00000";
11
   begin
      with SDOPC select
13
           salida <=
14
               opCode when '1',
15
               ceros when others;
  end Behavorial;
```

1.8. Multiplexor: MopCode - MfunCode

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
   entity Multiplexor is
      Port (
           microFuncion, microOpcode : in STD_LOGIC_VECTOR (19 downto 0);
           SM : in STD_LOGIC;
           salida : out STD_LOGIC_VECTOR (19 downto 0));
   end Multiplexor;
10
  architecture Behavioral of Multiplexor is
  begin
12
       with SM select
13
           salida <=
               microOpcode when '1',
15
               microFuncion when others;
  end Behavioral;
```

1.9. Carta ASM

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity UnidadC is
       Port (clk, clr, EQ, NE, LT, LE, GT, GE, nivel, BGETI, BGTI, BLETI,
        → BLTI, BNEQI, BEQI, TIPOR : in STD_LOGIC;
               SDOPC, SM : out STD_LOGIC);
   end UnidadC;
   architecture Behavioral of UnidadC is
      type estados is (e0);
10
      signal actual, siguiente : estados;
   begin
12
      --Control de estados
13
      process(clr, clk)
      begin
15
         if(clr = '1') then
            actual <= e0;</pre>
17
         elsif (rising_edge(clk)) then
18
            actual <= siguiente;</pre>
         end if;
20
      end process;
21
      --Carta ASM
23
      process(actual, EQ, NE, LT, LE, GT, GE, nivel, BGETI, BGTI, BLETI, BLTI,
24
       → BNEQI, BEQI, TIPOR)
      begin
25
         SDOPC <= '0';
26
         SM <= '0';
27
         case actual is
28
                when e0 =>
                    if (TIPOR = '1') then
                        SM <= '0';
                    else
                        if (BEQI = '0') then
                             if (BNEQI = '0') then
                                 if (BLTI = '0') then
35
                                     if (BLETI = '0') then
                                          if (BGTI = '0') then
                                             if (BGETI = '0') then
38
                                                  SM <= '1';
                                                  SDOPC <= '1';
40
```

```
else --BGETI 1
41
                                                     if (nivel = '1') then
42
                                                         SM <= '1';
43
                                                         SDOPC <= '0';
44
                                                     else --NA O
                                                         if (GE = '1') then
46
                                                              SM <= '1';
47
                                                              SDOPC <= '1';
                                                         else --GE 0
49
                                                              SM <= '1';
50
                                                              SDOPC <= '0';
51
                                                         end if;
52
                                                     end if;
53
                                               end if;
54
                                            else -- BGTI 1
55
                                                if (nivel = '1') then
56
                                                     SM <= '1';
                                                     SDOPC <= '0';
58
                                                else --NA O
59
                                                     if (GT = '1') then
                                                         SM <= '1';
61
                                                         SDOPC <= '1';
62
                                                     else --GT 0
63
                                                         SM <= '1';
                                                         SDOPC <= '0';
65
                                                     end if;
                                                end if;
67
                                            end if;
68
                                       else --BLETI 1
                                            if (nivel = '1') then
70
                                                SM <= '1';
71
                                                SDOPC <= '0';
72
                                            else --NA O
73
                                                if (LE = '1') then
74
                                                     SM <= '1';
                                                     SDOPC <= '1';
76
                                                else --LE 0
77
                                                     SM <= '1';
                                                     SDOPC <= '0';
79
                                                end if;
80
                                            end if;
                                       end if;
82
                                   else --BLTI 1
                                       if (nivel = '1') then
84
```

```
SM <= '1';
85
                                              SDOPC <= '0';
86
                                          else --NA O
87
                                              if (LT = '1') then
88
                                                   SM <= '1';
                                                   SDOPC <= '1';
90
                                              else --LT 0
91
                                                   SM <= '1';
92
                                                   SDOPC <= '0';
93
                                              end if;
94
                                          end if;
95
                                     end if;
                                else --BNEQI 1
97
                                     if (nivel = '1') then
                                          SM <= '1';
99
                                          SDOPC <= '0';
100
                                     else --NA O
101
                                          if (NE = '1') then
102
                                              SM <= '1';
103
                                              SDOPC <= '1';
                                          else --NE O
105
                                              SM <= '1';
106
                                              SDOPC <= '0';
107
                                          end if;
108
                                     end if;
109
                                end if;
110
                           else --BEQI 1
111
                                if (nivel = '1') then
112
                                     SM <= '1';
113
                                     SDOPC <= '0';
114
                                else --NA O
115
                                     if (EQ = '1') then
                                          SM <= '1';
117
                                          SDOPC <= '1';
118
                                     else --EQ 0
                                          SM <= '1';
120
                                          SDOPC <= '0';
121
                                     end if;
122
                                end if;
123
                           end if;
124
                       end if;
125
                    siguiente <= e0;
126
           end case;
127
       end process;
128
```

```
end Behavioral;
```

1.10. Unidad de Control

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
   entity UnidadControl is
       Port (clk, clr, LF : in STD_LOGIC;
              opCode : in STD_LOGIC_VECTOR (4 downto 0);
              funCode, banderas : in STD_LOGIC_VECTOR (3 downto 0);
              na: out STD_LOGIC;
              microInstruccion : out STD_LOGIC_VECTOR (19 downto 0));
10
   end UnidadControl;
11
12
   architecture Behavioral of UnidadControl is
13
       component UnidadC is
14
           Port (clk, clr, EQ, NE, LT, LE, GT, GE, nivel, BGETI, BGTI, BLETI,
15
            → BLTI, BNEQI, BEQI, TIPOR : in STD_LOGIC;
                  SDOPC, SM : out STD_LOGIC);
16
       end component;
17
18
       component Condicion is
           Port ( Q : in STD_LOGIC_VECTOR (3 downto 0);
20
                  EQ, NE, LT, LE, GT, GE : out STD_LOGIC);
       end component;
23
       component DecodificadorInstruccion is
24
           Port ( opCode : in STD_LOGIC_VECTOR (4 downto 0);
                  TIPOR, BEQI, BNEQI, BLTI, BLETI, BGTI, BGETI : out

    STD_LOGIC);

       end component;
27
28
       component MfunCode is
29
           Port ( funCode : in STD_LOGIC_VECTOR (3 downto 0);
                  microFuncion : out STD_LOGIC_VECTOR (19 downto 0));
31
       end component;
32
       component MopCode is
34
           Port (opCode : in STD_LOGIC_VECTOR (4 downto 0);
35
                  microOpCode : out STD_LOGIC_VECTOR (19 downto 0));
       end component;
37
```

```
38
       component Mux2C is
39
           Port (opCode : in STD_LOGIC_VECTOR (4 downto 0);
40
                   SDOPC : in STD_LOGIC;
41
                   salida : out STD_LOGIC_VECTOR (4 downto 0));
       end component;
43
       component Multiplexor is
           Port (
               microFuncion, microOpcode : in STD_LOGIC_VECTOR (19 downto 0);
               SM : in STD_LOGIC;
               salida : out STD_LOGIC_VECTOR (19 downto 0));
       end component;
50
51
       component Nivel is
52
           Port ( clk, clr : in STD_LOGIC;
53
                   nivel : out STD_LOGIC);
       end component;
55
       component Registro is
           Port ( banderas : in STD_LOGIC_VECTOR (3 downto 0);
58
                   clr, clk, LF : in STD_LOGIC;
59
                   Q : out STD_LOGIC_VECTOR (3 downto 0));
       end component;
62
       --[EQ, NE, LT, LE, GT, GE]
       signal auxCondicion : STD_LOGIC_VECTOR (5 downto 0);
64
       --[TIPOR, BEQI, BNEQI, BLTI, BLETI, BGTI, BGETI]
65
       signal auxDecodificador : STD_LOGIC_VECTOR (6 downto 0);
       signal auxNivel, auxSM, auxSDOPC : STD_LOGIC;
67
       signal auxQ : STD_LOGIC_VECTOR(3 downto 0);
68
       signal auxOpCode : STD_LOGIC_VECTOR(4 downto 0);
       signal auxMicroFun, auxMicroOp, auxSalida : STD_LOGIC_VECTOR(19 downto
70
        \rightarrow 0);
   begin
71
        uc : UnidadC Port map (
72
           clk => clk,
73
           clr => clr,
           EQ => auxCondicion(5),
75
           NE => auxCondicion(4),
76
           LT => auxCondicion(3),
           LE => auxCondicion(2),
78
           GT => auxCondicion(1),
           GE => auxCondicion(0),
80
```

```
nivel => auxNivel,
81
            BGETI => auxDecodificador(0),
82
            BGTI => auxDecodificador(1),
83
            BLETI => auxDecodificador(2),
84
            BLTI => auxDecodificador(3),
            BNEQI => auxDecodificador(4),
            BEQI => auxDecodificador(5),
            TIPOR => auxDecodificador(6),
            SDOPC => auxSDOPC,
            SM => auxSM
90
        );
92
93
        con : Condicion Port map (
            Q => auxQ,
95
            EQ => auxCondicion(5),
96
            NE => auxCondicion(4),
            LT => auxCondicion(3),
98
            LE => auxCondicion(2),
99
            GT => auxCondicion(1),
            GE => auxCondicion(0)
101
        );
102
103
        deco : DecodificadorInstruccion Port map (
104
            opCode => opCode,
105
            TIPOR => auxDecodificador(6),
            BEQI => auxDecodificador(5),
107
            BNEQI => auxDecodificador(4),
108
            BLTI => auxDecodificador(3),
109
            BLETI => auxDecodificador(2),
110
            BGTI => auxDecodificador(1),
111
            BGETI => auxDecodificador(0)
112
        );
113
114
        fun : MfunCode Port map (
            funCode => funCode,
116
            microFuncion => auxMicroFun
117
        );
118
119
        op : MopCode Port map (
120
            opCode => auxOpCode,
            microOpCode => auxMicroOp
122
        );
124
```

```
mux2 : Mux2C Port map (
125
             opCode => opCode,
126
             SDOPC => auxSDOPC,
127
             salida => auxOpCode
128
         );
130
        mux : Multiplexor Port map (
131
             microFuncion => auxMicroFun,
132
             microOpCode => auxMicroOp,
133
             SM => auxSM,
134
             salida => auxSalida
135
         );
136
137
        niv : Nivel Port map (
138
             clk => clk,
139
             clr => clr,
140
             nivel => auxNivel
         );
142
143
        microInstruccion <= auxSalida;</pre>
        na <= auxNivel;</pre>
145
146
         reg : Registro port map(
147
             banderas => banderas,
148
             clr => clr,
149
             clk => clk,
150
             LF \Rightarrow LF,
151
             Q => auxQ
152
         );
153
154
    end Behavioral;
155
```

2. Código de simulación

2.1. Decodificador de Instrucción

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity tbDecodificadorInstruccion is
   end tbDecodificadorInstruccion;
   architecture Behavioral of tbDecodificadorInstruccion is
       component DecodificadorInstruccion is
           Port (opCode : in STD_LOGIC_VECTOR (4 downto 0);
                   TIPOR, BEQI, BNEQI, BLTI, BLETI, BGTI, BGETI : out
10

    STD_LOGIC);

       end component;
11
12
       signal opCode : STD_LOGIC_VECTOR (4 downto 0);
13
       signal TIPOR, BEQI, BNEQI, BLTI, BLETI, BGTI, BGETI: STD_LOGIC;
15
   begin
       deco : DecodificadorInstruccion Port map (
17
           opCode => opCode,
18
           TIPOR => TIPOR,
           BEQI => BEQI,
           BNEQI => BNEQI,
21
           BLTI => BLTI,
           BLETI => BLETI,
23
           BGTI => BGTI,
           BGETI => BGETI
       );
26
       process
       begin
29
           opCode <= "00000";
30
           wait for 10 ns;
           opCode <= "01101";
           wait for 10 ns;
33
           opCode <= "01110";
           wait for 10 ns;
35
           opCode <= "01111";
           wait for 10 ns;
           opCode <= "10000";
           wait for 10 ns;
```

```
opCode <= "10001";
wait for 10 ns;
opCode <= "10010";
wait;
end process;
end Behavioral;</pre>
```

2.2. Memoria de Código de Función

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity tbMfunCode is
   end tbMfunCode;
   architecture Behavioral of tbMfunCode is
       component MfunCode is
           Port ( funCode : in STD_LOGIC_VECTOR (3 downto 0);
                   microFuncion : out STD_LOGIC_VECTOR (19 downto 0));
10
       end component;
12
       signal funCode : STD_LOGIC_VECTOR (3 downto 0);
13
       signal microFuncion : STD_LOGIC_VECTOR (19 downto 0);
15
   begin
16
       fun : MfunCode Port map (
            funCode => funCode,
            microFuncion => microFuncion
       );
21
       process
22
       begin
23
            funCode <= "0000";</pre>
            wait for 10 ns;
25
            funCode <= "0001";</pre>
           wait for 10 ns;
            funCode <= "0010";
           wait for 10 ns;
            funCode <= "0011";</pre>
30
            wait for 10 ns;
31
            funCode <= "0100";</pre>
            wait for 10 ns;
33
```

```
funCode <= "0101";</pre>
34
             wait for 10 ns;
35
             funCode <= "0110";</pre>
36
             wait for 10 ns;
37
             funCode <= "0111";</pre>
             wait for 10 ns;
             funCode <= "1000";</pre>
40
             wait;
         end process;
42
   end Behavioral;
43
```

2.3. Memoria de Código de Operación

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  entity tbMopCode is
   end tbMopCode;
   architecture Behavioral of tbMopCode is
       component MopCode is
           Port ( opCode : in STD_LOGIC_VECTOR (4 downto 0);
                   microOpCode : out STD_LOGIC_VECTOR (19 downto 0));
10
       end component;
12
       signal opCode : STD_LOGIC_VECTOR (4 downto 0);
13
       signal microOpCode : STD_LOGIC_VECTOR (19 downto 0);
15
   begin
16
       op : MopCode Port map (
           opCode => OpCode,
           microOpCode => microOpCode
19
       );
20
21
       process
22
       begin
           opCode <= "00000";
           wait for 10 ns;
25
           opCode <= "00001";
           wait for 10 ns;
27
           opCode <= "00010";
28
           wait for 10 ns;
           opCode <= "00011";
30
```

```
wait for 10 ns;
31
            opCode <= "00100";
32
            wait for 10 ns;
33
            opCode <= "00101";
34
            wait for 10 ns;
            opCode <= "00110";
            wait for 10 ns;
37
            opCode <= "00111";
            wait for 10 ns;
39
            opCode <= "01000";
40
            wait;
41
       end process;
42
   end Behavioral;
```

2.4. **Nivel**

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity tbNivel is
   end tbNivel;
   architecture Behavioral of tbNivel is
       component Nivel is
           Port ( clk, clr : in STD_LOGIC;
                   nivel : out STD_LOGIC);
10
       end component;
12
       signal clr, clk, na : STD_LOGIC;
13
   begin
15
       niv : Nivel Port map (
16
           clk => clk,
           clr => clr,
           nivel => na
19
       );
20
21
       reloj : process begin
22
           clk <= '0';
23
           wait for 5 ns;
24
           clk <= '1';
25
           wait for 5 ns;
       end process;
27
```

```
28
        process
29
        begin
30
             clr <= '1';
31
             wait for 3 ns;
32
             clr <= '0';
33
             wait;
34
        end process;
35
36
   end Behavioral;
```

2.5. Condición

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity tbCondicion is
   end tbCondicion;
   architecture Behavioral of tbCondicion is
       component Condicion is
            Port ( Q : in STD_LOGIC_VECTOR (3 downto 0);
                   EQ, NE, LT, LE, GT, GE : out STD_LOGIC);
10
       end component;
12
       signal EQ, NE, LT, LE, GT, GE : STD_LOGIC;
13
       signal Q : STD_LOGIC_VECTOR (3 downto 0);
14
15
   begin
16
       con : Condicion Port map (
17
            Q => Q,
18
            EQ => EQ,
19
            NE => NE
20
            LT => LT,
21
            LE \Rightarrow LE,
22
            GT => GT,
23
            GE => GE
24
       );
25
       --Q[OV, N, Z, C]
27
       process
28
       begin
            Q \ll "0010";
30
```

```
wait for 10 ns;
31
            Q \ll "1101";
32
            wait for 10 ns;
33
            Q \ll "0001";
34
            wait for 10 ns;
            Q \le "0000";
            wait for 10 ns;
37
            Q <= "1111";
            wait;
39
        end process;
40
   end Behavioral;
```

2.6. Registro de banderas

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity tbRegistro is
   end tbRegistro;
   architecture Behavioral of tbRegistro is
       component Registro is
            Port ( banderas : in STD_LOGIC_VECTOR (3 downto 0);
                   clr, clk, LF : in STD_LOGIC;
10
                   Q : out STD_LOGIC_VECTOR (3 downto 0));
11
       end component;
12
13
       signal clr, clk, LF : STD_LOGIC;
14
       signal banderas, Q : STD_LOGIC_VECTOR (3 downto 0);
15
16
   begin
17
       reg : Registro port map(
18
           banderas => banderas,
19
            clr => clr,
20
            clk => clk,
           LF \Rightarrow LF,
22
            Q => Q
23
       );
24
25
       reloj : process begin
26
            clk <= '0';
27
           wait for 5 ns;
```

```
clk <= '1';
29
            wait for 5 ns;
30
       end process;
31
32
       process
33
       begin
            clr <= '1';
35
            wait until falling_edge(clk);
            clr <= '0';
37
            LF <= '1';
38
            banderas <= "1111";</pre>
            wait until falling_edge(clk);
            banderas <= "0000";</pre>
            wait until falling_edge(clk);
            banderas <= "0001";</pre>
            wait until falling_edge(clk);
            banderas <= "0010";
            wait until falling_edge(clk);
            banderas <= "0011";
            wait until falling_edge(clk);
            LF <= '0';
            banderas <= "0000";
50
            wait until falling_edge(clk);
            banderas <= "0001";
52
            wait;
53
       end process;
   end Behavioral;
```

2.7. Carta ASM

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity tbUnidadC is
end tbUnidadC;

architecture Behavioral of tbUnidadC is
component UnidadC is

Port ( clk, clr, EQ, NE, LT, LE, GT, GE, nivel, BGETI, BGTI, BLETI,
BLTI, BNEQI, BEQI, TIPOR : in STD_LOGIC;
SDOPC, SM : out STD_LOGIC);
end component;
```

12

```
signal clk, clr, EQ, NE, LT, LE, GT, GE, nivel, BGETI, BGTI, BLETI,
13
        → BLTI, BNEQI, BEQI, TIPOR, SDOPC, SM : STD_LOGIC := '0';
14
   begin
15
        uc : UnidadC Port map (
16
            clk => clk,
            clr => clr,
18
            EQ => EQ,
            NE => NE
20
            LT => LT,
21
            LE => LE,
22
            GT => GT,
23
            GE => GE,
24
            nivel => nivel,
25
            BGETI => BGETI,
            BGTI => BGTI,
27
            BLETI => BLETI,
            BLTI => BLTI,
            BNEQI => BNEQI,
30
            BEQI => BEQI,
31
            TIPOR => TIPOR,
32
            SDOPC => SDOPC,
33
            SM => SM
       );
35
36
       reloj : process begin
37
            clk <= '0';
38
            wait for 5 ns;
39
            clk <= '1';
            wait for 5 ns;
41
       end process;
42
       process
44
       begin
45
            clr <= '1';
            wait until rising_edge(clk);
48
            clr <= '0';
            TIPOR <= '1';
50
            wait until rising_edge(clk);
51
            TIPOR <= '0';
53
            LT <= '1';
54
            BLTI <= '1';
```

```
wait until rising_edge(clk);
56
57
            LT <= '0';
58
            wait until rising_edge(clk);
59
60
            BLTI <= '0';
            LE <= '1';
62
            BLETI <= '1';
63
            wait until rising_edge(clk);
65
            LE <= '0';
            wait until rising_edge(clk);
            clr <= '1';
            wait;
       end process;
71
   end Behavioral;
73
```

2.8. Unidad de Control

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.STD_LOGIC_arith.all;
  use IEEE.STD_LOGIC_unsigned.ALL;
  use IEEE.STD_LOGIC_TEXTIO.ALL;
  use STD.TEXTIO.ALL;
  entity test_bench is
   end test_bench;
10
   architecture Behavioral of test_bench is
11
       component UnidadControl is
12
           Port (clk, clr, LF : in STD_LOGIC;
13
                  opCode : in STD_LOGIC_VECTOR (4 downto 0);
14
                  funCode, banderas : in STD_LOGIC_VECTOR (3 downto 0);
                  na : out STD_LOGIC;
16
                  microInstruccion : out STD_LOGIC_VECTOR (19 downto 0));
       end component;
19
       signal na, clk, clr, LF : STD_LOGIC := '0';
20
       signal opCode : STD_LOGIC_VECTOR (4 downto 0) := "00000";
       signal funCode, banderas : STD_LOGIC_VECTOR (3 downto 0) := "0000";
22
```

```
signal microInstruccion : STD_LOGIC_VECTOR (19 downto 0) := (others =>
23
        → '0');
24
   begin
25
       U1 : UnidadControl port map(
26
           opCode => opCode,
27
           funCode => funCode,
28
           banderas => banderas,
           clk => clk,
30
           clr => clr,
31
           LF \Rightarrow LF,
           na => na,
33
           microInstruccion => microInstruccion
34
       );
35
       reloj : process
37
       begin
           clk <= '1';
           wait for 5 ns;
40
           clk <= '0';
           wait for 5 ns;
42
       end process;
43
        process
45
                                   --Apuntadores tipo
           file arch_res : text;

→ txt

           variable linea_res : line;
47
           variable var_microinstruccion : STD_LOGIC_VECTOR (19 downto 0);
48
           variable var_nivel : string (1 to 4);
50
           file arch_en : text; --Apuntadores tipo txt
51
           variable linea_en: line;
           variable var_op_code : STD_LOGIC_VECTOR (4 downto 0);
53
           variable var_fun_code, var_banderas : STD_LOGIC_VECTOR (3 downto 0);
54
           variable var_clr, var_lf : STD_LOGIC;
           variable cadena : string (1 to 8);
           variable cadena2 : string (1 to 19);
57
           variable cadenaSaltoLinea : string (1 to 2);
59
       begin
60
           cadenaSaltoLinea := " ";
           --- OPCODE FUNCODE BANDERAS CLR LF
62
           file_open(arch_en, "Estimulos.txt", READ_MODE);
63
```


```
--- OPCODE FUNCODE BANDERAS CLR LF MICROINS NIVEL
65
            file_open(arch_res, "Resultado.txt", WRITE_MODE);
66
67
            cadena := "OPCODE ";
68
            write(linea_res, cadena, right, cadena'LENGTH+1); -- ESCRIBE LA cadena
            → "OPCODE"
            cadena := "FUNCODE ";
70
            write(linea_res, cadena, right, cadena'LENGTH+1); -- ESCRIBE LA cadena
71
            → "FUNCODE"
            cadena := "BANDERAS";
72
            write(linea_res, cadena, right, cadena'LENGTH+1); -- ESCRIBE LA cadena
73
            → "BANDERAS"
                                ш
            cadena := "CLR
74
            write(linea_res, cadena, right, cadena'LENGTH+1); -- ESCRIBE LA cadena
75
            → "CLR"
            cadena := "LF
76
            write(linea_res, cadena, right, cadena'LENGTH+1); -- ESCRIBE LA cadena
            cadena := "MICROINS";
78
            write(linea_res, cadena, right, cadena'LENGTH+1); -- ESCRIBE LA cadena
            → "MICROINS"
            cadena2 := "
                                       NIVEL";
80
            write(linea_res, cadena2, right, cadena'LENGTH+1); -- ESCRIBE LA
            → cadena "NIVEL"
82
            writeline(arch_res, linea_res); -- escribe la linea en el archivo
            while not endfile(arch_en) loop
85
                readline(arch_en, linea_en); -- lee una linea completa
                --- OPCODE FUNCODE BANDERAS CLR LF
                --Lee OPCODE
                read(linea_en, var_op_code);
90
                opCode <= var_op_code;</pre>
91
                --Lee FUNCODE
                read(linea_en, var_fun_code);
                funCode <= var_fun_code;</pre>
96
                --Lee BANDERAS
97
                read(linea_en, var_banderas);
                banderas <= var_banderas;</pre>
100
                --Lee CLR
101
```

```
read(linea_en, var_clr);
102
                 clr <= var_clr;</pre>
103
104
                 --Lee LF
105
                read(linea_en, var_lf);
106
                LF <= var_lf;</pre>
107
108
                wait for 5 ns; --ESPERA AL FLANCO DE SUBIDA
109
                var_microinstruccion := microInstruccion;
110
111
                if(na = '1') then
112
                     var_nivel := "ALTO";
113
                 else
114
                     var_nivel := "BAJO";
115
                end if;
116
117
                 --- OPCODE FUNCODE BANDERAS CLR LF MICROINS NIVEL
                write(linea_res, var_op_code, left, 10); --ESCRIBE EL CAMPO
119
                 → OPCODE
                write(linea_res, var_fun_code, left, 9); --ESCRIBE EL CAMPO
                 \rightarrow FUNCODE
                write(linea_res, var_banderas, left, 10); -- ESCRIBE EL CAMPO
121
                 → BANDERAS
                write(linea_res, var_clr, left, 8); --ESCRIBE EL CAMPO CLR
122
                write(linea_res, var_lf, left, 9); --ESCRIBE EL CAMPO LF
123
                write(linea_res, var_microinstruccion, left, 22); -- ESCRIBE EL
                 → CAMPO MICROINS
                write(linea_res, var_nivel, left, 5); -- ESCRIBE EL CAMPO NIVEL
125
                writeline(arch_res, linea_res); -- escribe la linea en el archivo
127
128
                wait for 5 ns; --ESPERA AL FLANCO DE BAJADA
                var_microinstruccion := microInstruccion;
130
131
                if(na = '1') then
                     var_nivel := "ALTO";
133
                else
134
                     var_nivel := "BAJO";
                end if;
136
137
                 --- OPCODE FUNCODE BANDERAS CLR LF MICROINS NIVEL
                write(linea_res, var_op_code, left, 10); --ESCRIBE EL CAMPO
139
                  → OPCODE
```

```
write(linea_res, var_fun_code, left, 9); --ESCRIBE EL CAMPO
140
                 \rightarrow FUNCODE
                write(linea_res, var_banderas, left, 10); -- ESCRIBE EL CAMPO
141
                 → BANDERAS
                write(linea_res, var_clr, left, 8); -- ESCRIBE EL CAMPO CLR
                write(linea_res, var_lf, left, 9); -- ESCRIBE EL CAMPO LF
143
                write(linea_res, var_microinstruccion, left, 22); --ESCRIBE EL
144
                    CAMPO MICROINS
                write(linea_res, var_nivel, left, 5); -- ESCRIBE EL CAMPO NIVEL
145
                writeline(arch_res, linea_res); -- escribe la linea en el archivo
146
147
                write(linea_res, cadenaSaltoLinea, right,
148
                 → cadena'LENGTH+1); --ESCRIBE cadena vacia
                writeline(arch_res, linea_res); -- escribe la linea en el archivo
149
            end loop;
150
            file_close(arch_en); -- cierra el archivo
            file_close(arch_res); -- cierra el archivo
152
            wait;
153
        end process;
   end Behavioral;
155
```

3. Simulación

3.1. Decodificador de Instrucción



3.2. Memoria de Código de Función




3.3. Memoria de Código de Operación




3.4. Nivel




3.5. Condición




3.6. Registro de banderas



3.7. Carta ASM






3.8. Unidad de Control

3.8.1. Archivo de Entrada: Estimulos.txt

1	OI	PCODE	FUNCO	DDE	BANDERAS	${\tt CLR}$	LF	28	01011	0011	0101	0	1
2	00000	0000	0000	1	0			29	01100	1111	1010	0	1
3	00000	0000	0000	1	0			30	10111	0000	0000	0	1
4	00000	0000	0001	0	1			31	01101	1111	0000	0	1
5	00000	0000	0010	0	1			32	01101	1011	0010	0	1
6	00000	0001	0001	0	1			33	01101	1101	0010	0	1
7	00000	0010	0100	0	1			34	01110	1110	0010	0	1
8	00000	0011	1100	0	1			35	01110	1100	0000	0	1
9	00000	0100	0011	0	1			36	01110	0011	0000	0	1
10	00000	0101	1000	0	1			37	01111	0001	1100	0	1
11	00000	0110	0001	0	1			38	01111	0000	1000	0	1
12	00000	0111	0100	0	1			39	01111	0010	0100	0	1
13	00000	1000	0010	0	1			40	10000	0100	0000	0	1
14	00000	1001	0000	0	0			41	10000	0110	1110	0	1
15	00000	1010	0000	0	0			42	10000	0101	1000	0	1
16	00000	1011	0000	0	0			43	10001	0111	1010	0	1
17	00000	1100	0000	0	0			44	10001	1010	1100	0	1
18	00001	0111	0000	0	0			45	10001	1000	0000	0	1
19	00010	0100	0000	0	0			46	10010	1111	1000	0	1
20	00011	1000	0000	0	0			47	10010	1001	1010	0	1
21	00100							48	10010	1101	1100	0	1
22	00101	0000	0010	0	1			49	10011	1001	1100	0	0
23	00110	0110	0001	0	1			50	10100	1111	0000	0	0
24	00111	0100	0011	0	1			51	10101	0000	0000	0	0
25	01000	1010	0100	0	1			52	10110	0000	0000	0	0
26	01001	0100	1000	0	1			53	11000	0000	0000	0	0
27	01010	0001	1100	0	1								

3.8.2. Forma de onda





3.8.3. Archivo de Salida: Resultado.txt

1	OPCODE	FUNCODE	BANDERAS	CLR	LF	MICROINS	NIVEL
2	00000	0000	0000	1	0	00000100010000110011	BAJO
3	00000	0000	0000	1	0	00000100010000110011	BAJO
5	00000	0000	0000	1	0	00000100010000110011	BAJO
6	00000	0000	0000	1	0	00000100010000110011	BAJO
7							
8	00000	0000	0001	0	1	00000100010000110011	ALTO
9	00000	0000	0001	0	1	00000100010000110011	BAJO
10							
11	00000	0000	0010	0	1	00000100010000110011	ALTO
12	00000	0000	0010	0	1	00000100010000110011	BAJO
13							
14	00000	0001	0001	0	1	00000100010001110011	ALTO
15	00000	0001	0001	0	1	00000100010001110011	BAJO
16	00000	0010	0100	^	4	0000010001000000011	A T TTO
17	00000	0010	0100	0	1	00000100010000000011	ALTO
18	00000	0010	0100	0	1	00000100010000000011	BAJO
19	00000	0011	1100	0	1	00000100010000010011	ALTO
20	00000	0011	1100	0	1	00000100010000010011	BAJO
21	00000	0011	1100	U	1	0000010001000010011	DAJU
22	00000	0100	0011	0	1	00000100010000100011	ALTO
24	00000	0100	0011	0	1	00000100010000100011	BAJO
25		0_00	***	v	_		21100
26	00000	0101	1000	0	1	00000100010011010011	ALTO
27	00000	0101	1000	0	1	00000100010011010011	BAJO
28							
29	00000	0110	0001	0	1	00000100010011000011	ALTO
30	00000	0110	0001	0	1	00000100010011000011	BAJO
31							
32	00000	0111	0100	0	1	00000100010010100011	ALTO
33	00000	0111	0100	0	1	00000100010010100011	BAJO
34							
35	00000	1000	0010	0	1	00000100010011010011	ALTO
36	00000	1000	0010	0	1	00000100010011010011	BAJO
37							
38	00000	1001	0000	0	0	00000001110000000000	ALTO
39	00000	1001	0000	0	0	00000001110000000000	BAJO
40		1015					
41	00000	1010	0000	0	0	000000101000000000	ALTO
42	00000	1010	0000	0	0	000000101000000000	BAJO

ESCOM-IPN 35

43							
44	00000	1011	0000	0	0	000000000000000000000000000000000000000	ALTO
45	00000	1011	0000	0	0	000000000000000000000000000000000000000	BAJO
46							
47	00000	1100	0000	0	0	000000000000000000000000000000000000000	ALTO
48	00000	1100	0000	0	0	000000000000000000000000000000000000000	BAJO
49	00004	0444	0000	0	0	000000000000000000000000000000000000000	A T (TIC)
50	00001	0111	0000	0	0	000000001000000000	ALTO
51	00001	0111	0000	0	0	0000000010000000000	BAJO
52	00010	0100	0000	0	0	00000100010000001000	ALTO
53	00010	0100	0000	0	0	00000100010000001000	BAJO
54 55	00010	0100	0000	O	O	00000100010000001000	DAJU
56	00011	1000	0000	0	0	00001000000000001100	ALTO
57	00011	1000	0000	0	0	000010000000000001100	BAJO
58							
59	00100	0110	0000	0	0	00001010000100110101	ALTO
60	00100	0110	0000	0	0	00001010000100110101	BAJO
61							
62	00101	0000	0010	0	1	00000100010100110011	ALTO
63	00101	0000	0010	0	1	00000100010100110011	BAJO
64							
65	00110	0110	0001	0	1	00000100010101110011	ALTO
66	00110	0110	0001	0	1	00000100010101110011	BAJO
67							
68	00111	0100	0011	0	1	00000100010100000011	ALTO
69	00111	0100	0011	0	1	00000100010100000011	BAJO
70	04000	1010	04.00	0	4	00000100010100010011	A T (TTO
71	01000	1010	0100	0	1	00000100010100010011 000001000101000100	ALTO
72	01000	1010	0100	0	1	00000100010100010011	BAJO
73 74	01001	0100	1000	0	1	00000100010100100011	ALTO
75	01001	0100	1000	0	1	00000100010100100011	BAJO
76	01001	0100	1000	O	_	00000100010100100011	DASO
77	01010	0001	1100	0	1	00000100010111010011	ALTO
78	01010	0001	1100	0	1	00000100010111010011	BAJO
79							
80	01011	0011	0101	0	1	00000100010111000011	ALTO
81	01011	0011	0101	0	1	00000100010111000011	BAJO
82							
83	01100	1111	1010	0	1	00000100010110100011	ALTO
84	01100	1111	1010	0	1	00000100010110100011	BAJO
85							
86	10111	0000	0000	0	1	00000110010100110001	ALTO

ESCOM-IPN 36

87	10111	0000	0000	0	1	00000110010100110001	BAJO
88	01101	1111	0000	0	1	00001000000001110001	ALTO
89 90	01101	1111	0000	0	1	00001000000001110001	BAJO
	01101	1111	0000	U	1	0000100000001110001	DAJO
91 92	01101	1011	0010	0	1	00001000000001110001	ALTO
93	01101	1011	0010	0	1	100100000001110011	BAJO
94	01101	1011	0010	O .	-	10010000001100110011	Diioo
95	01101	1101	0010	0	1	00001000000001110001	ALTO
96	01101	1101	0010	0	1	10010000001100110011	BAJO
97	01101	1101	0010		-		21100
98	01110	1110	0010	0	1	00001000000001110001	ALTO
99	01110	1110	0010	0	1	00001000000001110001	BAJO
100	01110		0020		_		21100
101	01110	1100	0000	0	1	00001000000001110001	ALTO
102	01110	1100	0000	0	1	10010000001100110011	BAJO
103							
104	01110	0011	0000	0	1	00001000000001110001	ALTO
105	01110	0011	0000	0	1	10010000001100110011	BAJO
106							
107	01111	0001	1100	0	1	00001000000001110001	ALTO
108	01111	0001	1100	0	1	10010000001100110011	BAJO
109							
110	01111	0000	1000	0	1	00001000000001110001	ALTO
111	01111	0000	1000	0	1	10010000001100110011	BAJO
112							
113	01111	0010	0100	0	1	00001000000001110001	ALTO
114	01111	0010	0100	0	1	10010000001100110011	BAJO
115							
116	10000	0100	0000	0	1	00001000000001110001	ALTO
117	10000	0100	0000	0	1	10010000001100110011	BAJO
118							
119	10000	0110	1110	0	1	00001000000001110001	ALTO
120	10000	0110	1110	0	1	10010000001100110011	BAJO
121							
122	10000	0101	1000	0	1	00001000000001110001	ALTO
123	10000	0101	1000	0	1	10010000001100110011	BAJO
124							
125	10001	0111	1010	0	1	00001000000001110001	ALTO
126	10001	0111	1010	0	1	00001000000001110001	BAJO
127							
128	10001	1010	1100	0	1	00001000000001110001	ALTO
129	10001	1010	1100	0	1	00001000000001110001	BAJO
130							

ESCOM-IPN 37


131	10001	1000	0000	0	1	00001000000001110001	ALTO
	10001	1000	0000	0	1	00001000000001110001	BAJO
132	10001	1000	0000	O	1	00001000000001110001	DAJU
133	10010	1111	1000	0	1	00001000000001110001	ALTO
134							
135	10010	1111	1000	0	1	00001000000001110001	BAJO
136							
137	10010	1001	1010	0	1	00001000000001110001	ALTO
138	10010	1001	1010	0	1	00001000000001110001	BAJO
139							
140	10010	1101	1100	0	1	00001000000001110001	ALTO
141	10010	1101	1100	0	1	00001000000001110001	BAJO
142							
143	10011	1001	1100	0	0	000100000000000000000	ALTO
144	10011	1001	1100	0	0	000100000000000000000	BAJO
145							
146	10100	1111	0000	0	0	01010000000000000000	ALTO
147	10100	1111	0000	0	0	010100000000000000000	BAJO
148							
149	10101	0000	0000	0	0	00100000000000000000	ALTO
150	10101	0000	0000	0	0	00100000000000000000	BAJO
151							
152	10110	0000	0000	0	0	000000000000000000000000000000000000000	ALTO
153	10110	0000	0000	0	0	000000000000000000000000000000000000000	BAJO
	10110	0000	0000	O	O		DAJO
154	11000	0000	0000	0	0	000000000000000000000000000000000000000	ALTO
155							
156	11000	0000	0000	0	0	000000000000000000000000000000000000000	BAJO
157							

ESCOM-IPN 38


4. Diagramas RTL

4.1. Análisis RTL


4.1.1. Decodificador de Instrucción




4.1.2. Memoria de Código de Función




4.1.3. Memoria de Código de Operación




4.1.4. Nivel




4.1.5. Condición




4.1.6. Registro de banderas



4.1.7. Carta ASM




4.1.8. Unidad de Control




4.2. Synthesis


4.2.1. Decodificador de Instrucción




4.2.2. Memoria de Código de Función




4.2.3. Memoria de Código de Operación




4.2.4. Nivel




4.2.5. Condición



4.2.6. Registro de banderas



4.2.7. Carta ASM



4.2.8. Unidad de Control

