
CODIGO

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std logic unsigned.all;
use ieee.numeric_std.all;
entity practica8 is port (
    fil: in std_logic_vector(3 downto 0);
    an: inout std_logic_vector(2 downto 0);
    disp: out std_logic_vector(6 downto 0);
    clk, clr: in std_logic
);
attribute pin_numbers of practica8: entity is
    " disp(0):15 \ disp(1):16 \ disp(2):17 \ disp(3):18 \ disp(4):19 \ disp(5):20 \ disp
(6):21 an(0):14 an(1):22 an(2):23 "
    & " clr:2 fil(0):3 fil(1):4 fil(2):5 fil(3):6 ";
end practica8;
architecture aPractica8 of practica8 is
signal 1 : std_logic;
signal state : std_logic_vector(6 downto 0);
begin
    --Registro
    process(clk,clr) begin
        if clr = '1' then
            disp <= "0000001";
        elsif rising_edge(clk) then
            if l = '1' then
                 disp <= state;</pre>
            else
                 disp <= disp;</pre>
            end if;
        end if;
    end process;
    --Compuerta NAND
    1 <= not(fil(3) and fil(2) and fil(1) and fil(0));</pre>
    --Contador en anillo
    process(clk,clr)
    begin
        if(clr = '1') then
            an <= "011";
        elsif rising_edge(clk) then
            an <= to_stdlogicvector(to_bitvector(an)rol 2);</pre>
```

```
end if;
end process;
-- Decodificador
state <="1001111" when (fil&an = "0111011") else--1-4F 0111-7
        "0010010" when (fil&an = "0111101") else--2-12
        "0000110" when (fil&an = "0111110") else--3-06
        "1001100" when (fil&an = "1011011") else--4-4C 1011-11
        "0100100" when (fil&an = "1011101") else--5-24
        "0100000" when (fil&an = "1011110") else--6-20
        "0001111" when (fil&an = "1101011") else--7-0F 1101-13
        "0000000" when (fil&an = "1101101") else--8-00
        "0001100" when (fil&an = "1101110") else--9-0C
        "0001000" when (fil&an = "1110011") else--A-08 1110-14
        "0000001" when (fil&an = "1110101") else--0-01
        "0000100" when (fil&an = "1110110") else--g-04
        "0000001";
```

end aPractica8;

SIMULACION



TABLAS

FIL3	FIL2	FIL1	FIL0	COL2	COL1	COL0	TECLA	SIMBOL
1	1	1	0	0	1	1	1	1
1	1	1	0	1	0	1	2	2
1	1	1	0	1	1	0	3	3
1	1	0	1	0	1	1	4	4
1	1	0	1	1	0	1	5	5
1	1	0	1	1	1	0	6	6
1	0	1	1	0	1	1	7	7
1	0	1	1	1	0	1	8	8
1	0	1	1	1	1	0	9	9
0	1	1	1	0	1	1	*	Α
0	1	1	1	1	0	1	0	0
0	1	1	1	1	1	0	#	g

CUESTIONARIO

- 1. ¿Cuántos dispositivos PLD 22V10 son necesarios para el desarrollo de esta práctica? R=1
- 2. ¿Cuántos dispositivos de la serie 74xx (TTL) ó 40xx (CMOS) hubieras necesitado para el desarrollo de esta práctica? R=20-30
- 3. ¿Cuántos pines de entrada/salida del PLD 22V10 se usan en el diseño?

4. ¿Cuántos términos producto ocupan las ecuaciones para cada señal de salida y que porcentaje se usa en total del PLD 22V10?

- 5. ¿Qué frecuencia se debe utilizar para detectar la tecla presionada?
- R = A cualquiera, pero entre mas rápido mejor detección tendrá.
- 6. ¿Cuáles son las señales que funcionan de manera síncrona y cuáles de manera asíncrona?
- R = reloj, clear, fil y an.
- 7. ¿Qué puedes concluir de esta práctica?

R = En esta práctica fue necesario utilizar un nuevo componente electrónico para simular un teclado matricial. Si bien este se pudo haber construido de cero con muchos interruptores, al final habría el mismo resultado.