# **Proyecto final**

23 de noviembre de 2020

#### Consideraciones generales:

- La entrega de este proyecto consiste en un informe de resultados, los cuales deben ser debidamente justificados.
- Toda imagen con resultados debe tener una buena calidad para ser calificada.
- Se deben entregar todos los ejecutables que comprueben el análisis de resultados.
- Como parte de la solución debe incluir un Makefile con su respectivo README que contenga la forma de ejecutar las pruebas.
- Se castigará severamente cualquier intento o asomo de copia durante el examen o en las soluciones.

### Parte A: Diseño y verificación funcional

Realice la descripción y verificación conductual de un contador de 4 bits con los siguientes modos de operación:

- Cuenta hacia arriba.
- Cuenta hacia abajo.
- Cuenta de tres en tres hacia abajo.
- Carga en paralelo.

## Especificación de las entradas del contador

- 1. **CLK**: Entrada de reloj del contador. El flanco activo de la señal CLK es el flanco creciente. Entonces, con cada flanco positivo del reloj el contador cambia de estado dependiendo del estado de las señales de MODE v si la señal **ENABLE** = 1.
- 2. **ENABLE**: Entrada de habilitación del contador. **Si ENABLE = 1**, el contador funciona normalmente respondiendo a los flancos activos de CLK para cambiar de estado de acuerdo a la **señal MODO**. Si ENABLE=0 y RESET = 0, el contador tendrá una salida de Q=0.
- 3. **RESET**: Entrada que pone todas las salidas del contador en cero.
- 4. **D[3:0]**: entrada de datos D consta de cuatro líneas. El valor que tengan las entradas D[3:0] será almacenado en Q[3:0] en el flanco activo de CLK si si ENABLE = 1 y MODO = 11.
- 5. **MODO[2:0]**: entrada de modo que consta de dos líneas y sirve para definir cuál será el próximo estado del contador al llegar el flanco activo del reloj en la entrada CLK. Si el contador se encuentra en el estado Q antes del flanco activo del reloj, luego del flanco activo, su estado será:
  - MODO = 00 > Q + 1
  - MODO = 01 -> Q 1
  - MODO = 10 -> Q 3
  - MODO = 11 -> D

#### Especificación de las salidas del contador

- Q[3:0]: Salida Q que consta de cuatro líneas que indican el estado presente del contador. El estado del contador cambia con el flanco activo de la señal CLK mientras ENB=1 y de acuerdo con el modo seleccionado con las líneas MODO[1:0].
- 2. **RCO**: Salida de llevo "Ripple-Carry Out" que indica cuando el contador llega a su cuenta límite para que la siguiente etapa, en contadores de más de 4 bits, se habilite para que realice su actualización de

estado. Note que RCO se pone en dependiendo de la señal MODO, además, debe permanecer en bajo durante el MODO = 11 y solo debe estar activo durante medio ciclo de reloj.

 LOAD : Salida que indica cuando el contador esta en modo de carga debe permanecer en bajo para el resto de los modos.

## Parte B: Diseño y verificación estructural

Utilice el contador de 4 bits diseñado en la parte A para crear un módulo que corresponda a un contador de 32 bits. En su nuevo módulo, solo puede realizar llamadas de su contador de 4 bits, por lo tanto, las salidas y entradas de su contador de 4 bits no pueden variar en tamaño. Utilice su estructura de testbench para verificar el diseño del contador.

#### Parte C: Verificación de errores

Modifique el contador de la parte A para que el RCO permanezca un ciclo completo de reloj en estado alto y verifique si las cuentas del contador de 32 bits de la parte B se afectan. En caso de tener afectacón, ¿qué explicación como diseñador le encuentra al problema?

# Parte D: Timing & Layout

Utilice las librerías qflow (librería osu035/osu050) para determinar lo siguiente:

- Determinar el área y frecuencia del contador de 4 y 32 bits. Deben aparecer las capturas del layout generado.
- Determinar el número de compuertas utilizados para generar cada circuito.
- Mostrar los paths con mayor retardo y los de menor retardo de todo el circuito.

# Parte E: Layout

- Realice el diseño de una compuerta NOR3 NAND3 y AOI22 utilizando el programa Electric.
- Realice las simulaciones (utilizando spice) que comprueben que las compuertas diseñadas funcionan correctamente. Debe adjuntar todos los archivos generados del diseño.