


Síntese de circuitos sequenciais

- circuitos lógicos sequenciais

- possui algum elemento de memória
- estado atual \rightarrow está salvo em um conjunto de FFs
- próximo estado \rightarrow tempo $(t+1)$
- saídas \rightarrow função do estado atual + entradas

- diagrama de estados



- modelo de moore \rightarrow máquina de estados finitos

- saídas são funções apenas dos estados


$x=1 \rightarrow$ entrada



- saída é fixa \rightarrow depende apenas do estado atual e muda sempre na borda do clock

- modelo de mealy \rightarrow máquina de estados finitos


- saídas são funções das entradas + dos estados




- saída também depende da entrada e muda juntamente com a entrada

registradores

- definição → circuito digital com 2 funções básicas [armazenamento de dados e movimentação de dados]
- registradores de deslocamento com entrada e saída serial / saída paralela
 - recebe um bit de cada vez, em uma série, e gera saída em série \rightarrow saída serial



- recebe um bit de cada vez, em uma única linha, e gera informações de forma paralela



contadores

- contadores assíncronos.

- as saídas dos FFs não mudam de estado exatamente com a mesma sincronismo que o pulso de clock \rightarrow n.º de FFs
- n.º de estados = módulo do contador = 2^N
- t_{pd} → tempo de atraso entre a aplicação do pulso e a mudança da saída \rightarrow 5 a 10 ns
↳ o. enésimo. FF requer N · t_{pd} para responder
- evitar problemas de atraso \rightarrow T_{clock} ≥ N · t_{pd} e $f_{clock} \leq \frac{1}{N \cdot t_{pd}}$ período entre os pulsos
- glitches → valores de contagem errados entre as transições de estados.


contadores

- contadores de módulo < 2ⁿ

- "eu tenho n flip-flops, mas não quero usar todos esses estados: quero parar antes e alcançar mais celer"
- forja o contador a partir de um relógio menor (número quando chega: nesse valor)

• CBA

000
001
010
011
100
101
110



* o estado 110 é temporário

* o contador conta de fato, de 000 até 101 (módulo 6)

* o estado 110 é para um spike

- procedimento geral para construção

1. determine o menor número de FFs necessários de modo que $2^n \geq X$

2. conecte as saídas de soma porta NAND às entradas assíncronas (CLEs) de todos os FFs.

3. determine quais são os FFs em nível ALTO no valor X e conecte as saídas normais desses FFs às entradas da porta NAND.

- contadores síncronos (paralelos)

• os FFs são disparados simultaneamente (em paralelo) pelas pulsos de clock

• apenas o FF A (LSB) tem suas entradas J e K permanentemente em nível alto

- contadores síncronos (~~paralelos~~) - vantagens

• os FFs só tem o atraso de propagação somado \rightarrow atraso total = t pd de FF + t pd da AND

• um contador síncrono deve ativar o modo "toggle" de um flip-flop somente quando todos os flip-flops de ordem menor estiverem em nível baixo alto.

- contadores síncronos decrescentes

• basta usar as saídas invertidas dos FFs

Contadores

- CLIs de contadores síncronos

•	CLR	LOAD	ENP	ENT	CLK	função
	L	X	X	X	X	clear síncrono
	L	X	X	X	↑	clear síncrono
	H	L	X	X	↑	carga síncrona
	H	H	H	H	↑	contagem crescente
	H	H	L	X	X	sem mudança
	H	H	X	L	X	sem mudança

projeto de contadores e multiplicadores

- projeto de contadores síncronos

- circuitos de contadores síncronos podem ser projetados para gerar qualquer sequência de contagem
- não usam entradas assíncronas dos FFs, \rightarrow não gera glitches
- para se projetar contadores síncronos, deve-se identificar as entradas de controle de cada FF em cada estado do contador
- preciso encontrar as expressões lógicas das entradas dos FFs para daí montar a tabela de estados
- autocomutador \rightarrow estados retornam para um estado da sequência normal
- as entradas de todos os FFs precisam estar com os valores que levam para o próximo estado no momento em que houver a transiçãoária do clock

- etapas do projeto de contadores síncronos

1. determine o nr. de FFs necessários + a sequência desejada

2. desenhe o diagrama de Transição de estados mostrando todos os estados

3. construa uma Tabela de Transição de estados listando todos os estados atuais e os próximos

4. acrescente a essa tabela uma coluna para cada entrada $j \neq X$

5. projete os circuitos lógicos necessários para gerar os níveis requeridos

6. implemente os expressões finais

multiplicador

- ideia geral

- realizamos shift para a direita do produto parcial
- quando o bit = 1, lendo da direita para esquerda, soma e. RS
o bit = 0, lendo da direita para esquerda, RS.

- operações no multiplicador

1. o multiplicando é conectado no registrador B
 2. o multiplicador é conectado no registrador Q
 3. CIIA não iniciado, em 0 grande & valor 1.
 4. os produtos parciais são formados nos registradores CIIAIIQ.
 5. cada bit do multiplicador, comparando com LSB, é processada.
 6. o conteúdo de CIIAIIQ é deslocado para direita.
↳ se ocorrer overflow → o maior dígito recuperado de FF é durante o deslocamento para direita
 7. 5 e 6 se repetem até que a condição Countin P=0
- ### - controle do multiplicador
- Estado IDLE { saídas da multiplicação anterior não montadas
entrada G é usada como condição para iniciar a multiplicação
C, A, P não iniciados}
 - Estado MUL0 { a adição condicional é realizada baseada no valor Q}
 - Estado MUL1 { deslocamento para a direita
multiplica o contador final P=0}