


## síntese de circuitos sequenciais

### - circuitos lógicos sequenciais


- possui algum elemento de memória
- estado atual  $\rightarrow$  está salvo em um componente de FFs
- próximo estado  $\rightarrow$  tempo  $(t+1)$
- saídas  $\rightarrow$  função do estado atual + entradas

### - diagrama de estados



### - modelo de Moore $\rightarrow$ máquina de estados finitos


- saídas são funções apenas dos estados



- saída é fixa  $\rightarrow$  depende apenas do estado atual e muda sempre na borda do clock

### - modelo de Mealy $\rightarrow$ máquina de estados finitos

- saídas são funções das entradas e dos estados




- saída também depende da entrada e muda simultaneamente com a entrada

## registradores


- definição → circuito digital com 2 funções básicas: armazenamento de dados e movimentação de dados

- registradores de deslocamento com entrada e saída serial / saída paralela

- recebe um bit de cada vez, em uma série, e gera saída em série → **saída serial**



- recebe um bit de cada vez, em uma única linha, e gera informações de forma paralela



## contadores

- contadores assíncronos

- as saídas dos FFs não mudam de estado exatamente com o mesmo sincronismo que o pulso de clock

- nº de estados = módulo do contador =  $2^N$  → **nº de FFs**

- $t_{pd}$  → tempo de atraso entre a aplicação do pulso e a mudança da saída → 5 a 10 ns

↳ o enésimo FF requer  $N \cdot t_{pd}$  para responder


- evitar problemas de atraso →  $T_{clock} \geq N \cdot t_{pd}$  e  $f_{clock} \leq \frac{1}{N \cdot t_{pd}}$   
período entre os pulsos

- glitches → valores de contagem errados entre as transições de estados

## contadores

### - contadores de módulo $< 2^n$

- "em tempo, n flip-flops, mas não que use todos esses estados" que se usam antes e começam mais cedo
- força o contador a contar até um determinado valor quando chegar nesse valor



- procedimento geral para construção

1. determine o número mínimo de FFs necessários de modo que  $2^N \geq X$

2. conecte as saídas de uma porta NAND às entradas assíncronas CLEAR de todos os FFs.

3. determine quais são os FFs em nível ALTO no valor X e conecte as saídas remanescentes FFs às entradas da porta NAND

### - contadores síncronos (paralelos)

- os FFs são disparados simultaneamente (em paralelo) pelos pulsos de clock
- apenas o FF A (LSB) tem suas entradas J e K permanentemente em nível alto

### - contadores síncronos (paralelos) - vantagens

- os FFs não ~~tem~~ têm o atraso de propagação somado  $\rightarrow$  atraso total =  $t_{pd}$  de FF +  $t_{pd}$  de AND
- um contador síncrono só altera o modo "toggle" de um flip-flop somente quando todos os flip-flops de ordem menor estiverem em nível lógico alto

### - contadores síncronos decrescentes

- basta usar as saídas invertidas dos FFs

## Contadores

### - C1s de contadores síncronos

•	CLR	LOAD	ENP	ENT	CLK	função
	L	X	X	X	X	clear assíncrono
	L	X	X	X	↑	clear síncrono
	H	L	X	X	↑	carreg. síncrono
	H	H	H	H	↑	contagem crescente
	H	H	L	X	X	sem mudança
	H	H	X	L	X	sem mudança

## projeto de contadores e multiplicadores

### - projeto de contadores síncronos

- circuitos de contadores síncronos podem ser projetados para qualquer sequência de contagem
- não usam entradas assíncronas dos FFs  $\rightarrow$  não gera glitches
- para se projetar contadores síncronos, deve-se identificar as entradas de controle de cada FF em cada estado do contador
- preciso encontrar as expressões lógicas das entradas dos FFs para daí montar a tabela de estados
- autoreset  $\rightarrow$  estados retornam para um estado da sequência normal
- as entradas de todos os FFs precisam estar com os valores que levam para o próximo estado no momento em que houver a transição efetiva do clock

### - etapas do projeto de contadores síncronos

1. determinar o nº de FFs necessários e a sequência desejada
2. desenha o diagrama de transição de estados mostrando todos os estados
3. construa uma tabela de transição de estados listando todos os estados atuais e os próximos
4. acrescenta a sua tabela uma coluna para cada entrada  $j = 1, 2, \dots, n$
5. projete os circuitos lógicos necessários para gerar os níveis requeridos
6. implemente as expressões finais

## multiplicador

### - ideia geral

- realizamos shifts para a direita do produto parcial
- quando  $\begin{cases} \text{o bit} = 1, \text{ lendo da direita para esquerda, soma a PS} \\ \text{o bit} = 0, \text{ lendo da direita para esquerda, PS} \end{cases}$

### - operações no multiplicador

1. o multiplicando é carregado no registrador B
2. o multiplicador é carregado no registrador Q
3. C11A não é inicializado, em 0 quando G valer 1
4. os produtos parciais são formados no registradores C11A11Q
5. cada bit do multiplicador, começando com LSB, é processado
6. o conteúdo de C11A11Q é deslocado para direita
  - ↳ se ocorrer overflow  $\rightarrow$  o vai-um é recuperado do FF C durante o deslocamento para direita
7. 5 e 6 se repetem até que a condição Counter  $P=0$

### - controle do multiplicador

- Estado IDLE  $\begin{cases} \text{saídas da multiplicação anterior são mantidas} \\ \text{entrada G é usada como condição para iniciar a multiplicação} \\ \text{C, A, P, não inicializados} \end{cases}$
- Estado MULO  $\begin{cases} \text{a adição condicional é realizada baseada no valor Q} \end{cases}$
- Estado MVL1  $\begin{cases} \text{deslocamento para a direita} \\ \text{multiplica o contador final P=0} \end{cases}$