

Universidade Federal de Santa Catarina
INE5607 – Organização e Arquitetura de Computadores
Prova 2 – Turmas 02238A/02238B – Semestre 2014/2

Eu, (nome completo do(a) aluno(a)) _____, matrícula _____, declaro que as respostas nesta prova são de minha própria autoria e que não consultei materiais externos ou outras pessoas durante a prova.

Assinado: _____

Instruções adicionais:

- As respostas devem ser escritas na folha de respostas e não neste documento.
- Todas as folhas devem ser devolvidas ao final da prova.
- A prova terá duração de 1h30min.
- O uso de calculadoras não é permitido.
- Questões envolvendo contas somente serão consideradas com suas apresentações.

Questão 1) Descreva as vantagens de um processador IMT sobre um processador SMT em um **máximo de três linhas**. [1,0 ponto]

Questão 2) Um processador monociclo executa um programa em 50 segundos. Quanto tempo levaria um processador multiciclo como o visto em aula com uma frequência de relógio 10 vezes maior? Considere que o programa contém 10 milhões de instruções com a seguinte distribuição: 50% de instruções aritméticas, 30% de stores, 15% de loads, 5% de branches. [2,0 pontos]

Questão 3) Considerando os dois processadores abaixo, responda qual processador tem o maior desempenho e quantas vezes seu desempenho é superior ao outro na execução de um programa de 1 bilhão de instruções. [2,0 pontos]

- Processador A: pipeline de 10 estágios, 10% de bolhas, tempo de ciclo de 10 ns.
- Processador B: superescalar, IPC médio de 2, tempo de ciclo de 8 ns.

Questão 4) Dado que um programa tem 95% de seu código paralelo e que seu tempo de execução em um único núcleo é de 100 segundos, qual o número mínimo de núcleos necessários para que se consiga executá-lo em 20 segundos? [2,0 pontos]

Questão 5) Descreva as vantagens de um multiprocessador NUMA sobre um multiprocessador UMA em um **máximo de três linhas**. [1,0 ponto]

Questão 6) Considere a lista de componentes abaixo para a confecção de processadores. Apresente os tempos de ciclo mínimos que poderiam ser alcançadas com processadores: (i) monociclo; (ii) multiciclo; (iii) pipeline; e (iv) VLIW. Considere que o acesso a um componente não pode ser quebrado em mais de um ciclo. [2,0 pontos]

- Memória: 10 ns
- Banco de registradores: 5 ns
- Unidade Lógico-Aritmética: 5 ns
- Outros componentes: latência desprezível