INE5607 – Organização e Arquitetura de Computadores

Unidade Central de Processamento

Aula 16: Processadores pipeline

Prof. Laércio Lima Pilla laercio.pilla@ufsc.br









Sumário

- Paralelismo em nível de instrução
- Pipelining
- Hazards
- Data hazards e forwarding
- Control hazards e predição de desvios
- Considerações finais

PARALELISMO EM NÍVEL DE INSTRUÇÃO

Paralelismo em nível de instrução

• Problemas de processadores monociclo

- Uma instrução por ciclo
- Período do ciclo de relógio depende da instrução mais lenta
 - Instruções muito lentas -> processadores muito lentos
 - Sofre com o tempo de acesso à memória (duas vezes!)

Paralelismo em nível de instrução

Solução prática

- Ninguém* fabrica processadores monociclo
- Ninguém executa apenas uma [parte de] instrução de cada vez
 - A visão de um programa sequencial é preservada
 - Programamos instrução após instrução
 - Execução real pode ser um pouco diferente



^{*}depende de verificação


Paralelismo em nível de instrução

Paralelismo em nível de instrução

- -ILP: instruction level parallelism
- Execução paralela de instruções ou partes de instruções de um mesmo fluxo
 - Diferente de executar programas diferentes em máquinas diferentes, por exemplo

PIPELINING

Analogia com lavagem de roupas



Analogia com lavagem de roupas




Figura 4.25 do livro *Computer Organization and Design 4th ed.*INE5607 - Prof. Laércio Lima Pilla




- Tempo de lavagem de roupa
 - -Em sequência: 8 horas
 - Pipeline: 3,5 horas
 - 2,3 vezes mais rápido
 - Diferença tende a quatro
 - Número de estágios

- Pipelining
 - Técnica de sobreposição de instruções em execução
 - Cada instrução utiliza componentes diferentes em um dado ciclo
 - Uma instrução é lida, outra usa a ULA, outra escreve na memória, etc.

- Pipelining
 - Não muda o tempo de execução de uma instrução
 - Não muda a latência de uma instrução
 - -Aumenta a vazão de instruções
 - Mais instruções em um dado período de tempo
 - Aceleração potencial igual ao número de estágios do pipeline

- Etapas de uma instrução MIPS
 - 1. Buscar a instrução na memória (IF)
 - 2. Decodificação; leitura de registradores (ID)
 - 3. Execução: operação/cálculo de endereço (EX)
 - 4. Acesso a operando em memória (MEM)
 - 5. Escrita do resultado em registrador (WB)

Etapas para uma instrução de load word



Visualização da execução de um pipeline

Inst\Ciclos	1	2	3	4	5	6	7	8	9
I1	IF	ID	EX	MEM	WB				
12		IF	ID	EX	MEM	WB			
13			IF	ID	EX	MEM	WB		
14				IF	ID	EX	MEM	WB	
15					IF	ID	EX	MEM	WB
16						IF	ID	EX	MEM
17							IF	ID	EX

Visualização da execução de um pipeline


Inst\Ciclos	1	2	3	4	5	6	7	8	9
I1	IF	ID	EX	MEM	WB				
12		IF	ID	EX	MEM	WB			
13			IF	ID	EX	MEM	WB		
14				IF	ID	EX	MEM	WB	
15					IF	ID	EX	MEM	WB
16		P	ipeli	ne cł	neio	IF	ID	EX	MEM
17							IF	ID	EX

Comparação monociclo e pipeline


Classe de instrução	Busca da instrução	Leitura do banco de registradores	ULA	Acesso à memória de dados	Escrita no banco de registradores	Total
lw	200 ps	100 ps	200 ps	200 ps	100 ps	800 ps
sw	200 ps	100 ps	200 ps	200 ps		700 ps
Tipo R	200 ps	100 ps	200 ps		100 ps	600 ps
beq	200 ps	100 ps	200 ps			500 ps

- -Tempo de ciclo
 - Monociclo: 800 ps (lw como pior caso)
 - Pipeline: 200 ps (memória ou ULA como pior caso)

Monociclo



Pipeline



- Aceleração ideal = número de estágios
 - Maior número de ciclos para uma instrução compensado por ciclo mais curto
 - Depois do pipeline encher: um ciclo, uma instrução
 - CPI próximo de 1

Exemplo de cálculo de desempenho

- Dado um processador pipeline de 8 estágios, informe (i) quantos ciclos ele levará para executar as quantidades de instruções abaixo e (ii) os CPIs médios para cada caso:
 - 2 instruções
 - 10 instruções
 - 100 instruções
 - 10000 instruções

- Pipelining é fácil
 - –~10% a mais de hardware, muito mais desempenho
 - Pipelining não é fácil!

HAZARDS

Problemas de pipelines: hazards

Hazards estruturais

 Duas instruções precisando dos mesmos recursos de hardware ao mesmo tempo


Hazards de dados

 Dados necessários para uma instrução ainda não estão disponíveis


- Hazards de controle (ou de desvio)

Instrução buscada não é a que deve ser executada


- Exemplos de hazard de dados
 - -add \$t0, \$s0, \$s1 seguido de add \$t0, \$t0, \$s2



-lw \$t0, 0(\$sp) seguido de sll \$t1, \$t0, 2



- Exemplos de hazard de controle
 - -add \$t0, \$s0, \$s1 seguido de bne usando \$t0



- Qual é a próxima instrução?
 - Instrução após bne?
 - Instrução no endereço do label SALTO?

- Soluções para hazards gerais
 - Reordenação de instruções no código
 - Instruções independentes em sequência
 - Nem sempre é possível

-Stalls

- Inserção de bolhas no pipeline quando instruções não podem ser executadas
 - Pode atrasar muito a execução do código


Exercício

- Dado um processador MIPS com pipeline de cinco estágios e um código onde 20% das instruções levam a hazards que necessitam de stalls de um ciclo no pipeline, qual é o CPI aproximado obtido?
- Qual o CPI para o caso de serem executadas 10 instruções?


DATA HAZARDS E FORWARDING

- Soluções para hazard de dados
 - Forwarding
 - Encaminhamento de valores já calculados para serem utilizados por instruções antes da escrita no banco de registradores


- Exemplo
 - -add \$t0, \$s0, \$s1 seguido de add \$t0, \$t0, \$s2
 - -Sem *forwarding*



– Com forwarding



- Forwarding + stalls
 - -lw \$t0, 0(\$sp) seguido de sll \$t1, \$t0, 2



– Quantos ciclos levaria para termos os dados sem forwarding?

Exemplo

- Detecte as dependências entre as instruções abaixo
 - andi \$t0, \$s0, 0x00FF
 - or \$t0, \$t0, \$s1
 - or \$s0, \$s0, \$s1
 - sw \$t0, 0(\$s5)
- Informe quantos ciclos são necessários para a execução do código apenas com bolhas (stalls) e com forwarding

CONTROL HAZARDS E PREDIÇÃO DE DESVIOS

Exemplo de hazard de controle

```
beq $t0, $zero, SAIDA
```

addi \$t0, \$t0, 1

SAIDA:

sub \$t2, \$t1, \$t0

– Qual instrução deve executar após o branch?

Soluções para hazards de controle



"Quartz crystal" by Sanjay Acharya - Own work. Licensed under CC BY-SA 3.0 via Wikimedia Commons - https://commons.wikimedia.org/wiki/File:Quartz_crystal.jpg#/media/File:Quartz_crystal.jpg

Soluções para hazards de controle

-Delay slot

 Coloca instruções após o branch para serem executadas de qualquer forma

Execução especulativa

- Exemplo: assume desvio não tomado
- Executa a instrução logo após o branch
- Só é finalizada se o desvio não for tomado


Previsão de desvios

 Mecanismos para tentar adivinhar se o desvio será tomado ou não

Previsão de desvios dinâmica

- Uso de um histórico dos desvios para a tomada de decisões
 - Tabela de histórico de desvios (BHT)
- Exemplo
 - Um desvio foi tomado recentemente?
 Provavelmente vai acontecer novamente
 - O desvio desta instrução nunca é tomado, então vamos executar a próxima instrução
- No caso de previsão errada, joga as instruções especuladas fora

- Previsão de desvios dinâmica
 - -Previsor de um bit



Previsão de desvios dinâmica

 Previsor de dois bits **Desvio** tomado Desvio não tomado Prevê desvio Prevê desvio tomado tomado **Desvio** Desvio tomado Desvio Desvio não não tomado **Desvio tomado** tomado tomado Prevê desvio Prevê desvio não tomado não tomado Desvio não tomado INE5607 - Prof. Laércio Lima Pilla

CONSIDERAÇÕES FINAIS

Considerações finais

- Técnica usada em praticamente todos os processadores atuais
- Exige mecanismos mais elaborados para seu uso eficiente
 - Forwarding
 - Previsão de desvios

Considerações finais

- Pipeline não é só hardware
 - Exemplos de pipeline em software
 - Aplicação de filtros em sequência
 - Aplicação de comandos com pipe "|"
 - Decodificação de mp3
 - Criptografia
 - etc.

Considerações finais

 Exemplos de processadores pipeline na próxima aula!

INE5607 – Organização e Arquitetura de Computadores

Unidade Central de Processamento

Aula 16: Processadores pipeline

Prof. Laércio Lima Pilla laercio.pilla@ufsc.br







