Avaliação de Desempenho

Clock do Sistema

- Cristal de Quartzo envia onda de sinais constantes que são convertidas em sinais digitais
- 1GHz = 1 bilhão de pulsos
- Taxa de pulsos = taxa de clock
- Incremento de clock = ciclo de clocks
- Tempo entre pulsos = tempo de ciclos

- Processador é controlado por um clock com frequência constante f ou, de modo equivalente, um tempo de ciclo constante τ , onde $\tau = 1/f$.
- Contagem de instruções lo é o número de instruções de máquinas, executadas, até que um determinado programa rode até o fim ou por algum intervalo de tempo específico. (Obs.:nº de execuções de instrução e não nº de instruções no código)

- CPI

 Média de ciclos por instrução
- Se todas as instruções exigiessem o mesmo número de ciclos de clock, CPI seria valor constante para o processador.
- Na realidade, esse valor varia para cada tipo de instrução (load, store, etc.)

 CPIi é o número de ciclos exigidos para a instrução tipo i e li o número de instruções executadas do tipo i para determinado programa.

$$CPI = \frac{\sum_{i=1}^{n} (CPI_i \times I_i)}{I_c}$$

 O tempo de processador, T, necessário para executar determinado programa pode ser expresso como:

$$T = I_c \times CPI \times \tau$$

 Como parte do trabalho é feito pelo processador e parte do trabalho é feito em tranferências de dados para a memória, cujo tempo de ciclo pode ser maior que o do processador, a equação pode ser reescrita:

$$T = I_c \times [p + (m \times k)] \times \tau$$

 Onde, p é o número de ciclos de processador necessários para decodificar e executar a instrução, m é o número de referências de memória necessárias e k razão entre o tempo de ciclo de memória e o tempo de ciclo do processador.

Fatores de Desempenho e Atributos do Sistema

	Ic	р	m	k	τ
Arquitetura do conjunto de instruções	Χ	X			
Tecnologia do compilador	Χ	X	Χ		
Implementação do processador		X			X
Hierarquia da cache e da memória				Χ	X

^{*} Arquitetura do conjunto de instruções - Projeto do conjunto de instruções

Milhões de Instruções por Segundo

$$MIPS = \frac{I_c}{T \times 10^6} = \frac{f}{CPI \times 10^6}$$

$$T = I_c \times CPI \times \tau$$
 $\frac{T}{I_c} = CPI \times \tau$ (Cruzando) $\frac{I_c}{T} = \frac{1}{CPI \times \tau}$ $f = 1/\tau$

Milhões de Instruções por Segundo

 Considere a execução de um programa que resulta na execução de 2 milhões de instruções num processador 400 MHz. O programa consiste em quatro tipos principais de instruções, de acordo com a tabela abaixo:

Tipo de Instrução	СРІ	Número de Instruções (%)
Aritmética e Lógica	1	60%
Load/Store com acerto de cache	2	18%
Desvio	4	12%
Referência de memória com falha de cache	8	10%

Milhões de Instruções por Segundo

$$CPI = (1 \times 0.6) + (2 \times 0.18) + (4 \times 0.12) + (8 \times 0.10)$$

 $CPI = 2.24$

$$MIPS = \frac{400 \times 10^6}{2,24 \times 10^6}$$
$$MIPS = 178$$

Milhões de Operações de Ponto Flutuante por Segundo

$$\mathit{MFLOPS} = \frac{\mathit{N\'umero}\ de\ \mathit{Opera\'c\~oes}\ de\ \mathit{Ponto}\ \mathit{Flutuante}\ \mathit{Executadas}\ em\ um\ \mathit{Programa}}{\mathit{Tempo}\ de\ \mathit{Execu\~c\~ao}\times 10^6}$$

- Alguns exemplos de melhoria de desempenho de computadores passam pelo uso de processadores paralelos, hierarquia de cache e speedup no tempo de acesso da memória e na taxa de transferência de E/S
- A Lei de Amdahl, proposta por Gene Amdahl lida com o potencial de speedup de um programa usando múltiplos processadores em comparação com um único processador.

• Considere um programa rodando em um único processador, de modo que uma fração (1-f) do tempo de execução envolva um código inerentemente serial e uma fração f envolva código infinitamente paralelizável sem overhead de escalonamento. Considere que T seja o tempo de execução total do programa usando um único processador. Então, o *speedup* usando um processador paralelo com N processadores que explora totalmente a parte paralela do programa é como segue:

 $Speedup = \frac{\textit{Tempo para Executar Programa em um Único Processador}}{\textit{Tempo para Executar Programa em N Processadores Paralelos}}$

Speedup =
$$\frac{T(1-f) + Tf}{T(1-f) + \frac{Tf}{N}} = \frac{1}{(1-f) + \frac{f}{N}}$$

$$Speedup = \frac{1}{(1-f) + \frac{f}{N}}$$

Conclusões:

 Se f for pequeno, o uso de processadores paralelos tem pouco efeito

 Se N tende ao infinito, o speedup é limitado por 1/(1-f), de modo que existem retornos decrescentes para o uso de mais processadores.

 A Lei de Amdahl ilustra os problemas pela indústria enfrentados desenvolvimento de máquinas Multicore com um número cada vez maior de processadores: o software que roda nessas máquinas, deve ser adaptado para um ambiente de execução altamente paralelo, para explorar o poder do processamento paralelo.

 Considere qualquer melhoria a um recurso de um sistema que resulte num speedup o qual pode ser expresso por:

$$Speedup = \frac{Desempenho\ ap\'os\ melhoria}{Desempenho\ antes\ da\ melhoria} = \frac{Tempo\ de\ execu\'{\varsigma}\~ao\ antes\ da\ melhoria}{Tempo\ de\ execu\'{\varsigma}\~ao\ ap\'os\ melhoria}$$

 Suponha que o recurso do sistema seja usado durante a execução de uma fração do tempo f, antes da melhoria, e que o speedup desse recurso após a melhoria seja SUf. Então, o speedup geral do sistema é:

$$Speedup = \frac{1}{(1-f) + \frac{f}{SU_f}}$$

$$Speedup = \frac{1}{(1 - f) + \frac{f}{SU_f}}$$

 Suponha que uma tarefa utilize muitas operações de ponto flutuante com 40% do tempo sendo consumido por operações de ponto flutuante. Com um novo projeto de hardware, o módulo de ponto flutuante é agilizado por um fator K. Então, o speedup geral é:

$$Speedup = \frac{1}{0.6 + \frac{0.4}{K}}$$

 Considere a execução de um programa que resulta na execução de 10 milhões de instruções num processador 1,6 GHz. O programa consiste em quatro tipos principais de instruções, de acordo com a tabela abaixo:

Tipo de Instrução	СРІ	Número de Instruções (%)
Aritmética e Lógica	2	66%
Load/Store	4	14%
Desvio de processamento	6	12%
Referência de cache	16	8%

$$CPI = (2 \times 0,66) + (4 \times 0,14) + (6 \times 0,12) + (16 \times 0,08)$$

 $CPI = 3,88$

$$MIPS = \frac{1600 \times 10^6}{3,88 \times 10^6}$$

$$MIPS = 412,4$$

 Considerando que o tempo de processador para executar o programa do exercício 1 seja 10 μs, qual a contagem de Instruções Ic?

$$T = I_c \times CPI \times \tau$$

$$I_c = \frac{T}{CPI \times \tau} \longrightarrow I_c = \frac{T \times f}{CPI}$$

$$I_c = \frac{10 \times 10^{-6} \times 1600 \times 10^{6}}{3,88}$$

 $I_c \cong 4124 \; Instruções$

• Suponha que uma tarefa utilize muitas operações de ponto flutuante com 35% do tempo sendo consumido por operações de ponto flutuante. Com um novo projeto de hardware, o módulo de ponto flutuante é agilizado por um fator 100. Então, o speedup geral é ? Qual o speedup máximo ?

$$Speedup = \frac{1}{(1-f) + \frac{f}{SU_f}}$$

$$Speedup = \frac{1}{0,55 + \frac{0,35}{100}} \longrightarrow Speedup = 1,53$$

$$Speedup = \frac{1}{(1-f) + \frac{f}{SU_f}}$$

$$Speedup = \frac{1}{0,55 + \frac{0,35}{1000000000}}$$
 Speedup = 1,54

 Suponha que uma tarefa utilize muitas operações de ponto flutuante com 44% do tempo sendo consumido por operações de ponto flutuante. Qual o fator de agilidade necessário para um aumento de speedup de 17%?

$$Speedup = \frac{1}{(1-f) + \frac{f}{SU_f}}$$

$$(1-f) + \frac{f}{SU_f} = \frac{1}{Speedup}$$

$$\frac{f}{SU_f} = \frac{1}{Speedup} - (1 - f)$$

$$\frac{1}{SU_f} = \frac{\frac{1}{Speedup} - (1 - f)}{f}$$

$$SU_f = \frac{f}{\frac{1}{Speedup} - (1 - f)}$$

$$SU_f = \frac{0,44}{\frac{1}{1,17} - 0,56}$$

$$SU_f \sim 1.5$$