- 1. Quois rão os 3 slocas fundamentais de um ristema computacional à
- 2. avais 200 3 blocos (principais) funcionais que integram um CPU?
  Conjunto de registes, unidades funcionais (aritmética, lógicos, de virgula flutuante)
  e unidade de controlo
- 3. Qual a função do registo Program counter?

  Alamazera o endereço de meméria onde está alacado o rádigo da práxima instrução a esecutor.
- 4. Quais or possor timportantes em que se decompor a execução de 1 inst. no CPU?

  Instruction Extre D Instruction Decodo D legerand fetal D Execute J

  Store result
- 5. Descreva de forma sucinta a função de um compilador.

  5. Descreva de forma sucinta a função de um compilador.

  5. Descreva de forma sucinta a função de um compilador.

  6. Compilador traduz um programa de escrito muna linguagem de alto misel (ex. C++) pora linguagem de maquina (Assembly para o MIPS)
- 6. Descreve de forma sucinta a função de um ossembles.

  Bernite convertes es vários instruções do programa muna "susão"

  Sinária para que o CPU tenha toda a informação necessária para as executas.
- 7- avantes registes internos de uso geral tem o MIPS?
- 8. avol a dinensão, en bits, que cada 1 dos registos internos do MIPS pode armoseros?
- 9. Qual a lintaxe, en Assembly, de 1 instrução aritmética no MIPS?

  A instrução é "identificada" fela rua movemánica, requida de registo ande
  amalendo o resultado e os registos que contêm os operandos.

10. 0 que distingue a instrução SRL du inst. SRA do MIPS?

SRL - o Afift right logical; i. l, e deslucamento à direito lógica, mão considera rinol, a varionel é unsigned.

SRA-o slift right orithmetic; i.e, et deslocamento à direita critmético, tem em conta o rinal, a variduel e rigned

11. Le \$5=0x81354AB3 = 10000001 0011 0101 0100 1010 1011 0011

12. a) o que é uma system coll ? Função específica que invoca o sistema opracional pora que este loga algo que reja demosiado abstrato para o usuário.

5) No MIPS qual o registo usado para identificar a system call a executor?

C) qual o registo ou registos usados para passar argunentos para os systems calls?

La binário, decimal ou hexadecimal

tat a usado em read-string, torsa o seu comprimento.

\$ f12 - > rassa floot e double

d) quel o registo usado para ester o resultado devolvido por uma system cal nos casos em que isso le aplica.

\$ \$0 - devolve floot a double

\$ 200 restantes cores

13. Em AC, defina o corceito de endereço!

Endereço e a referência a uma toste específica da memoria que ormalena
algo (dodos, instruções, etc)

14. O que é o espoço de endereçamento de um processador? Gena total de endereças que o CPU consegue referenciar.

15. Como le organiza internamente um processo del ? avois rão es blocos fundamentais da recção de dados? Pora que revol a unidade de controlo?

e uma unidade de centrole. Les slocas fundamentais rão es multiplexers, a Alu e es registos internos. A unidade de centrolo emite rinais que permitem coordenar es elementos do datapath.

16. and é à conceito fundamental por detros do modelo de orquitetura "stored-program"? Coexistència de votrios tipos de informação almase-modes ma memoria: codigo de um programa; a compilação de mesmo; um compilação; dados, etc.

como re codifica instrução? que informação fundamental deverá ter o reu codigo?

17. A codificação de uma instrução depende do reu formato: existem instruções do tipo R, tipo I e tipo J.

Codeficação tipo Rº opcode 715 rt rd shamount funct
65:45 55:45 55:45 55:45 65:45

Codificação tipo I: ofcade As >t offret 65its 55its 55its 165its

Codificação tipo J: OtCode Endereço-dro 65its 265its Todos os instruções terão escade e registos (alguns oserandos, outros de destino); la algumen variações nos compos de codificação de tipo dom tipo dos instruções.

18. Descreve o conceito de ISA. - D Instruction set Architecture; descreve tudo o que o programador necessita de raber para programar corretamente um processador, em assembly. Descreve a funcionalidade da processador independentemente da rua implementação hardware.

19. Quantos equois são as closses de instruções que agrapam os diferentes instruções de uma dada arquitetura?

Ha 3 classes de instruções: processamento, transferência e controlo. Processamento - D operações lógicas e azituáticas dados a controlo.

Processamento - Doperações lógicas e aritméticas sobre o conteúdo de registos

Transferência - D leitura e armogenemento entre conteúdo de registos internos e memoria externa.

controls (de fluxo) - D Alterson o "camisho" do programa (ex: branchs)

20. 6 que corocteriza e distingue os orquiteturos do tipo "register-memory" e "load-store"? De que tipo é a arquitetura do MIPS?

Register-memory: os oficandos podem estos es armagenados nos registas internos do CPU e/ou memoria.

Load-store: es operandes padem apenas residir nos registos internos do CPU de uso goral.

MIPS-D Lood- Hore.

21. O cedo de execução de uma instrução à composto por uma requência ordenada de operações. Quantos e quais rão estas operações?

5 operación: Instruction fetal o Instruction decode o aperand fetal y

Execute

Store resulta

22. Como re designe a sarramento que permite identificar, na memória, a origem/destino da informação transferida?

Address Bus

23. avalue finalidade de sarramente normalmente designado por <u>Date Bus</u>? Transferência des dades (informo-400.

24. Os processadores da orquitetura hipotética ZWYE possuem 4 registos internos e todas os instruções lão codificados em 24 sits. Nuem dos formatos de codificação existem 5 campos: Optoele > 5 sits; 3 campos pora identificas registos internos em operações oritméticos e lógicos e 1 campo pora codificas volores constantes imediatos em complemento pora 2. Qual a gama de representação des tos constantes.

Concode 191 rg2 rg3 count.
55:45 msits msits msits x 5:45

Por anaboria MIPS) ZWYZ

NA At Ad

Still Still 2m=4

25=32 register

internes

5+3×2 + x=24 <=> X=13 bits para constante

[-213-1;213-1-1]

25. A arquitetura hipotetica ZPTZ tem 1 sorramento de endereços de 32 sits

e 1 Surramento de dados de 16 sits e sea memoria deste arquitetura for

Sit-dddressable:

a) avol a dimensão de espoço de enderegamento desta arquitetura?

232 - Aprições de memoria

5) and a dinersos móxima da nemória suporto da for esta arquitetura (em 5 y tes)?

26. Considerando a a organifoção de memória do tipo word-oddressable. Im que a dinentão da word é 32 5its. Sendo o espoço de enderexamento do processador de 24 5its, quel a dinensão máxima de memória que este sistema todo acomodor (em 57 tes)?

$$\frac{2^{24} \times 32}{8} = \frac{2^{24} \times 2^{5}}{2^{3}} = 2^{26} = 64 \text{ HB}$$

27. Relativamente ao MIPS

a) Com quantos sits são codificados os instruções?

40 que diferencia o registo to dos restantes de uso geral? to contiem rempre o volo 10. Este registo não pode rer alterado

e) and o endereço do registo interno a que corresponde tira?

28. NO MIPS um dos formatos de codificação de instruções é deciopado tos R: a) avois es campos deste formato?

topcode is st rd shamt funct

Dando vignificado de cade campo?

catcade - Didentifica o tipo do operação.

25-0 rigisto que contiem o 1º operando.

St-0 11 11 11 22 sperando.

rd-p 11 11 ira armajenar o resultado produzido.

Thant-Durado en instruções de deslocamento.

funct-o esdigo da operação que a ALU ira executar.

c) and o valor do compo axcode?

d) o que for a instrução : 0x00000000? Noda, é a instrução NOP (no operation).

29. 6 Nimbolo ">> " Nioprifica deslocamento à direita e é traduçido por SRI ou SRA (no MIPS). Em que casos é que o compilados gura um SRI e quando é que gera um SRA?

SRA-o quando a voriónel e do tipo uniqued

SRA-o quando a voriónel e do tipo rigned

30. auda instrução nativa do MIPS em que é troduçida a instrução vistual "more \$4, \$15"?

07 \$4, \$0,\$15

31. Determine o cod móquina dos requintes instruções.

a) xor \$5, \$13, \$24

00000001101 11000 00101 00000 100110

S) mus \$ 25, \$14, \$8

000000 01110 01000 11110 00000 100010

c) all \$3, \$9, 7

000000 00000 01001 00011 00111 000000

d) sra \$18,59,8

000000 00000 01001 10010 01000 000011

32. x:\$\(\frac{1}{2}\)

Y=-3 \* x +5

add \$t3, \$t2, \$t2 #\$t3 = 2x add \$t3, \$t3, \$t2 # \$t3 = 3x Aul \$ts, 5, \$t3 #\$ts = 5 - 3\*x

33. Trodugir de C para ossembly

int a, s, e;

11a: sto, 5:541, C: \$t2

unriqued int x, Y, t; Mx: 800, Y: 801, Z: \$02

5= x>> 2+x;

e= a>>5-2#5

and \$ az, \$ az, \$ a1

sra \$to, \$to, 5 # \$to = a >> 5 add \$t1, \$t1, \$t1 #\$t1 = 2\*5

sub\$ to, \$ to, \$ t1

34. Assembly foral

a) add h, i, i # l = i+i

5) odd 5, 5, 1 # 1++
add k, 9, 1 # k= 9+3

35. g=1, k=1, i=3, j=4 a) k = 3 + 4 = 7 5) k = 1 + 5 = 6

36. Alt - ret if less than

Se o vale de 1º registo for menos que o de 2º registo, coloca o vales lógico (1º neutro registo. Se a condição mão re verificas, esloca 10.

37. a) alt \$1, \$3,\$7 \$3=5 \$7=**1**3 \$1=1

S) \$3=0xFE \$7=0x913D45FC \$1=0

38. Registo \$0

39. Decompos em nativos

a) slt \$15, \$3, exit Alt \$1, \$15, \$3 5ne \$1, \$0, exit

5) sle \$6, \$9, exit slt \$1, \$9, \$6 Sea \$1, \$0, exit

d) Sge \$10,0x57, exit Alti \$1, \$10,0x57 Seq \$1, \$0, exit

e) Slt \$19,0x39, exit Alti \$1, \$19,0×39 Sne \$1, 80, excet

@ Sgt \$5,0xA3, excl or: \$1,50,0xA3 all \$2, \$1, \$5 # 0x A3 < \$5 5me \$2, \$0, exit

f) Sle \$23,0x16, exit erc \$1,\$0,0x16 slt \$2, \$1, \$23 5eg \$2, \$0, exit

9

40. Déferenços entre "ubile (...) {...}" 1 "do {...} while (...)."

do {...} while (...) - p teste conditional e efetuado no fim do e. lo, o que implica a execução do corpo do código pelo menos 1 mg. No ciclo while (...) o teste condicional à feito à "robega", no inicio de ciclo.

91. e pora assembly

a: \$4 5: \$7 C: \$13

a) if(a> 5 de 6 5!=0) c= 5242; else c=(a&s) 1 (a 15)

ble \$4, \$7, elze 1 seg 57, 50, else 120 \$13, \$7,2 iendif else: xoR \$13, \$4, \$7 endil: ( ... )

5) if (a>3 11 5 <= e) c=c-(a+5) else c=c+(a-5)

5 gt 54, 3, L1 5gt \$7, \$13, else L1: add \$4, \$4, \$7 Sub\$13,\$13,\$4 i endif else: sus \$4, \$4,5 add \$13, \$13, \$4

42. Enderegamento indireto for registo

43. \$3- D registo que armozenora a mord de 32 sits lida da memória. \$5-p registo de enderexamento indireto, contém porte do endereco para oceder à memoria (endereço sase)

0x14-p deslocamento que verá somado com o endereço Sare. Esta constante terá que ser estendida tara 32 Sits Com Tinal

44. Formato I

operate -> esdigo da operação (6 sits)

no portemo enderego sore (5 sits)

At to registo ande re armagena word lide ou que contema word a screwer ma memoria (LW, SW respetivemente) (55:45)

offret - D volor de 16 sits que vora estendido para 32. Soma-re con (10) o contecido de 913.

