

ARQUITECTURA DE COMPUTADORES 2

Estudo para o teste teórico 1

2/3 - INTEL/MIPS

- CISC
- Endereçamento real: 1MB (2^{20})
- Endereçamento protegido: 4GB (2^{32})
- Segmentos de 64K: ($\text{end} = \text{segment} \ll 4 + \text{offset}$)

4/5 - I/O

- STROBE (CPU internal)
- T.síncrona: $4T + \text{WAIT STATES}$
- T.assíncrona: ACKNOWLEDGE (dados OK)
- T.semi-síncr: WAIT (indica ao CPU para esperar)
- R/W\ actua em flanco descendente

7 - INTERRUPÇÕES

- Interrupção por s/w: Ler status dos periféricos. Uma RSI geral
- Interrupção por vectores: Uma RSI para cada periférico. $\text{INT}(\text{perif}) + \text{INT_ACKNOWLEDGE}(\text{CPU}) + \text{VECTOR}(\text{perif})$
- Daisy chain: ligação serie de interrupt acknowledge em periféricos

8 - INTERRUPÇÕES x86, TIMERS, COUNTERS

- Interrupções: 256 vectores ($\text{pos} = 4 * \text{VECTOR} = 1024B - 0x00000 - 0x003FF$) [$2B \text{ offset} + 2B \text{ segmento}$]
- Timer impulso: $F_o = F_i / K$; $T_o('0') = K * T_i$ ($F_i = 1/T_i$) [$@ \text{Intel}x86: F_i = (1/4) * f_{\text{CPU}}$]
- Timer regulável: $F_o = F_i / (K_A + K_B)$; $T_o = K_B * T_i('1') + K_A * T_i('0')$

9/10 - DMA, 80188 GERAL

- DMA: fetch+deposit
- BUS_REQUEST (DMA) \rightarrow BUS_GRANT (CPU)
- Operação block: transfere todo o bloco
- Operação cycle stealing: DMA usa 1 bus-cycle para transferir 1 B/W
- Cycle-stealing: CPU pode ter de esperar (@ cycle 1, 3, 5)
- DMA partilhado: barramento usado 2x
- DMA dedicado: barramento usado 1x
- DMA x86 config: Transfer counter, Source, Dest, Channel control word.
- Peripheral Control Block: $\text{end} = 0xFFXX$ ($XX = id$)
- Seleção programável (CS): Mem (UCS, LCS, MCS0~MCS3) ; I/O, Mem (PCS0~PCS6)
- Configuração: PACS ($\text{end} + \text{wait states } 0 \sim 3$) ; MPSCS ($MS + \text{wait states } 4 \sim 6$)
- PCSX: PBA + 7 blocos (128 Bytes)
- Timers: [T0/T1, T2]: Control reg (op mode), MaxCount (const), Count reg
- Timer T2 [internal] (1 const): $T'0' = (1/4) * T = 1/(4 * F_i)$

11/12 - MEMÓRIA

- Matriz SRAM: $\text{ADD}[H+L] + \text{CE}(EN) [@ \text{row/add_H}] \rightarrow \text{CE}[0] \sim \text{CE}[n]$
- SRAM: +Memória: descodif[Addr[H]+CE(EN)] $\rightarrow \text{CE}[0] \sim \text{CE}[n]$
- DRAM: Read: $\text{bit} = VDD/2 + \text{select} \rightarrow \text{delta_U}[\text{bit}] + \text{write/refresh}$
- DRAM: WE\ ($=R/W$), RAS\ (internal refresh), CAS\ (chip select)
- DRAM: +Memória: descodif[Addr[H]+CAS(EN)] $\rightarrow \text{CAS}[0] \sim \text{CAS}[n]$

13/14 - CACHE

- Localidade espacial: Se A acedido \rightarrow probabilidade de acesso a $A-1, A+1, \dots$
- Localidade temporal: Se zona A acedida \rightarrow provável que seja novamente acedida.
- Dado no nível superior: HIT, se não: MISS (+transferencia)
- $\text{HIT_ratio} = N^{\circ} \text{hits} / N^{\circ} \text{acessos}$
- $\text{MISS_ratio} = 1 - \text{HIT_ratio}$
- Tempo de acesso: HIT TIME, tempo de transferencia: MISS PENALTY
- Tempo de acesso médio: $T_a = \text{HIT_ratio} * \text{HIT_time} + (1 - \text{HIT_ratio}) * \text{PENALTY_time}$
- Mapeamento associativo: $\text{add}[16] = (\text{bloco/tag}[13] + \text{byte}[3])$
- Mapeamento directo: $\text{add}[16] = (\text{tag}[5] + \text{group}[8] + \text{byte}[3])$
- $\text{add_bloco} = \text{add_real} / \text{tamanho_bloco}$; $\text{Linha} = \text{add_bloco} \% \text{num_blocos}$
- Mapeamento parcialmente associativo: (Mapeam. directo) $\times 2+$
- Substituição: LRU (least recently used), LFU (least frequently used), FIFO, Random
- Políticas de escrita:
 - 1) Dado @ cache: WRITE-THROUGH (cache + mem write), WRITE-BACK (cache write \rightarrow mem write)
 - 2) Dado not @ cache: WRITE-ALLOCATE (load to cache), WRITE NO-ALLOCATE (mem refresh)