## Universidade de Aveiro

Dep. de Electrónica, Telecomunicações e Informática Frequência 2, 21/05/2007 Interfaces e Periféricos (Teste A)

1.

2.

3.

4.

1)

2)

3)

4)


5)

Nome:				, <b>Nº Mec</b> : _	
com um Nas que cotação Durante telemóv Cotaçõe	e, para as qua e cruz a sua e estões de ese global, 1/3 de a realização reis ou outros es:  Parte I:	escolha na tabe colha múltipla, a cotação da re o do teste nã dispositivos ele	ela ao lado. por cada resp spectiva pergu o é permitida ectrónicos.	osta incorrectanta. a posse ou u	a correcta e assinale a será descontada, à uso de calculadoras,
Um barramento disponibiliza uma única linha de interrupção, a qual deverá ser partilhada pelos diversos dispositivos a ele ligados. O tipo de <i>driver</i> que deverá ser usado para controlar esta linha é:					
a) T	otem-pole	b) <i>Tri-si</i>	tate c) Ope	n collector	d) Qualquer um dos anteriores
Para atenuar o efeito da interferência electromagnética na transmissão de dados:  a) Pode usar-se transmissão em modo diferencial em detrimento do modo "single-ended"  b) Pode aumentar-se a diferença entre os níveis de tensão correspondentes aos níveis lógicos "0" e "1"  c) Pode usar-se cabo entrançado  d) Todas as alternativas anteriores são válidas					
Considere um barramento paralelo multiplexado, constituído por 16 linhas informação. Sobre este barramento pretende-se implementar um protocolo de comunicação que apresenta um espaço de endereçamento de 16 bits e um comprimento de palavra de 8 bits. Admitindo que não há <i>pipelining</i> a máxima eficiência de utilização encontra-se limitada a:					
Pretendo paralelo a) U b) U c) U	e desenvolver o. É necessário Ima linha sina Ima única linh Ima única linh	r-se um protoc suportar operaci lizar a operação a que codifica l	ções de escrita o de leitura e ou eitura ("1") ou eitura ("0") ou	igar dois dispo e de leitura. Dev tra linha para si escrita ("0"), ac escrita ("1"), ac	os suficientes para responder ositivos por meio de um barramento de utilizar-se: nalizar a operação de escrita companhada de um sinal de <i>strobe</i> companhada de um sinal de <i>strobe</i>
Os protocolos síncronos são vantajosos quando:  a) Todos os dispositivos presentes no sistema são rápidos					

c) Os dispositivos presentes no sistema apresentam uma velocidade homogénea d) Os dispositivos presentes no sistema apresentam uma velocidade heterogénea

b) Todos os dispositivos presentes no sistema são lentos

- 6) A Figura 1 apresenta um bloco básico utilizado para implementar um árbitro distribuído com prioridades codificadas. Quando a entrada Req\* está activa:
  - a) A saída BitEn<sub>n-1</sub> toma sempre o valor lógico "0"
  - b) A saída PRB<sub>n</sub> ficará em aberto ou toma o valor lógico "0" conforme a entrada BPn tome os valores lógicos "0" ou "1", respectivamente
  - c) Ambas as alíneas anteriores estão correctas
  - d) O circuito representado não serve o propósito indicado



- 7) Em termos de arquitecturas de interligação, o protocolo SPI permite:
  - a) A existência de vários *slaves*, ligados em cascata, sendo a selecção efectuada por meio de *Chip Selects* independentes
  - b) A existência de vários *slaves*, sendo a selecção efectuada por meio de um campo de identificação embebido na trama
  - c) Ligar apenas dois dispositivos, um master e um slave
  - d) Todas as opções anteriores estão erradas
- 8) O standard RS-232 prevê a possibilidade de realizar-se *handshaking* por hardware entre dois dispositivos do tipo DTE com base nos sinais "RTS" e "CTS". Quando o receptor deseja interromper o envio de dados:
  - a) Desactiva a sua saída "RTS", a qual se encontra ligada à entrada "CTS" do transmissor
  - b) Desactiva a sua saída "CTS", a qual se encontra ligada à entrada "RTS" do transmissor
  - c) Desactiva a sua saída "RTS", a qual se encontra ligada à entrada "RTS" do transmissor
  - d) Desactiva a sua saída "CTS", a qual se encontra ligada à entrada "CTS" do transmissor
- 9) Uma transacção no bus PCI inicia-se por uma fase de endereçamento que é do tipo:
  - a) Síncrono
  - b) Semi-síncrono, com sinalização de espera pelo sinal TRDY (*Target Ready*)
  - c) Com handshake, realizado pelo sinal TRDY (Target Ready)
  - d) Nenhuma das opções anteriores está correcta
- 10) Pretende-se ler o endereço 0xAAAA3 do espaço de endereçamento de memória de um dispositivo PCI com um bus de 32 bit. Esta operação
  - a) Pode ser realizada endereçando directamente essa posição de memória
  - b) Requer a leitura do endereço 0xAAAA2, colocando o *initiator* informação complementar acerca dos dados a ler nas linhas C/BE#
  - c) Requer a leitura do endereço 0xAAAA0, colocando o target informação apenas no bits AD[8:15]
  - d) Requer a leitura do endereço 0xAAAA0, colocando o *initiator* informação complementar acerca dos dados a ler nas linhas C/BE#

## Parte II

Um dado Centro de Saúde pretende implementar um sistema de informação ao público capaz de mostrar informação alfanumérica. O sistema de visualização é construído a partir de 12 *displays* alfanuméricos, os quais apresentam uma interface SPI básica, constituída por uma linha de dados e uma linha de relógio. O microcontrolador que gere o sistema possui também uma interface SPI básica, bem como um porto de saída digital.

- a) Apresente um esquema eléctrico que permita interligar o microcontrolador aos displays.
- b) Apresente um circuito lógico que permita modificar a interface dos *displays* acima referidos, permitindo que estes apresentem uma entrada adicional de selecção (*Chip Select*). Nestas condições indique, justificando, qual o número mínimo de bits que o porto de saída deverá possuir para permitir o controlo individual de cada *display*.
- c) Nas condições da alínea anterior escreva uma função, em linguagem "C", que permita efectuar o update de um dado display. A função deve apresentar o protótipo int update\_info(unsigned char car, unsigned char pos), em que car é o caracter a mostrar (em ASCII) e pos é a identificação (0..11) do display em que o caracter deve aparecer. Admita que o porto de saída está mapeado no endereço DISP\_PORT e que o buffer de transmissão do controlador SPI se encontra mapeado no endereço SPI\_TX\_BUF. Admita ainda que se encontram disponíveis as funções poke(unsigned int ENDEREÇO, unsigned int VALOR), as quais permitem escrever o valor VALOR no endereço ENDEREÇO.
- d) Admita que o microcontrolador usado não possui interface SPI integrada. Indique, justificando, se é possível implementar uma interface com os displays mencionados baseada apenas no porto de saída. Em caso afirmativo escreva, em linguagem ""C", uma função com o protótipo int SPI\_send(char car) que efectue o envio de um dado caracter. Admita ainda que se encontram disponíveis as funções poke(unsigned int ENDEREÇO, unsigned int VALOR) e pokeb(unsigned int ENDEREÇO, unsigned char VALOR), as quais permitem escrever o valor VALOR no endereço ENDEREÇO.