

Ensaios sEMG com Supercapacitor

O que sustentou o artigo do SEB 2025, o que os dados antigos **não** sustentam, e o plano de bancada para o artigo 2 — com o veredito ensaio por ensaio, os materiais de cada um e a única fase que realmente precisa do laboratório.

Documento irmão — `BANCADA_ENSAIOS.pdf`, o *como*: passo a passo de cada ensaio, projeto do circuito de condicionamento com esquemático, e lista de compras. Este aqui é o *o quê* e o *por quê*.

Fontes lidas — `663744.pdf` (artigo SEB 2025) · `Protocolo_Experimental_sEMG_Supercapacitor.pdf` (protocolo do Robert, 20 pp., 8 ensaios) · `sEMG_Schematic_versao_final.PDF` (placa nova, 3 folhas) · `Schematic_EMG-schematic-v2.0` (placa do artigo) · `README.md`, firmware, e os dados em `data/`, `collectData/`, `emg_clinical/`, `power_profiling/`.

0 Veredito em uma tabela


ENSAIO DO ARTIGO	VEREDITO	POR QUÊ	ONDE	ESFORÇO
A — digitalizar o EMG clínico com ADS112C04 externo	REFAZER	A base de tempo do rig antigo não existia (§2.1) — e o instrumento tem de mudar	Laboratório	1 sessão
B — dataset UCI × clínico digitalizado	RECOMPUTAR	É pós-processamento; nenhum hardware entra	Mesa	horas
C — dataset → DAC STM32 → condicionamento → sensor	REFAZER	Base de tempo, e o trilho caiu de 5 V para 3,3 V (§3)	Mesa + Lab.	2 dias + 1 sessão
D — consumo por estado (Tabela 2 do artigo)	80 % PRONTO	A bancada PPK2 já existe e roda; falta a placa nova	Mesa	1–2 dias
Supercapacitor — carga, descarga, autonomia	NOVO	Não existia no artigo, e é a novidade do artigo 2	Mesa	2 dias

A CONCLUSÃO QUE MAIS IMPORTA

O que obriga a refazer os ensaios de sinal **não é** principalmente o hardware novo. É que os dados antigos **não têm base de tempo válida**. O eixo de frequência da Fig. 6 do artigo está errado por um fator entre 1,1 e 1,8 — e **diferente para cada braço** da comparação. Isso não se corrige em pós-processamento.

1 O que foi feito no artigo

O artigo não mediu sEMG de voluntário. Reproduziu fisicamente um trecho de sidekicking de um dataset público e gravou essa reprodução em três caminhos.



A cadeia da Fig. 1 do artigo. O DAC é o que torna o ensaio repetível: o mesmo sinal conhecido entra nos três braços.

A EMG clínico digitalizado externamente

A saída analógica do EMG clínico do laboratório foi condicionada por um amplificador operacional — para caber na janela de entrada do conversor — e digitalizada por um **ADS112C04 em placa externa**, controlado por um ESP32 (`emg_clinical/`, ESP-IDF). Objetivo: pôr clínico e protótipo no mesmo formato, mesma resolução e, em teoria, mesma taxa.

Saída → `data/csvs_clinical/`

B Dataset como referência absoluta

EMG Physical Action Data Set (UCI, Theodoridis 2011; adquirido originalmente com sistema **Delsys** de 8 canais). Nenhum hardware envolvido: é o arquivo contra o qual A e C são comparados — o traço “Original Signal” da Fig. 5, com SNR de 10,7 dB.

Saída → arquivo público, DOI 10.24432/C53W49

C Dataset reproduzido para dentro do sensor próprio

O trecho foi tocado pelo **DAC de um STM32**, passado por um **circuito de condicionamento** e injetado na entrada do sensor. O condicionamento resolvia três coisas ao mesmo tempo: levar o sinal do domínio do DAC (0–3,3 V, unipolar) para uma janela simétrica em torno da referência analógica da placa, atenuá-lo até a faixa de sEMG (0,01–6 mV pp) e apresentá-lo de forma diferencial aos pads dos eletrodos.

Saída → `data/csvs_proprietary/`

O quarto ensaio: consumo

A Tabela 2 do artigo (OFF / IDLE / CONNECTED / TRANSMITTING, 5,0 V) veio de uma medição de corrente por estado. Hoje essa medição está **reconstruída e muito melhor** com a PPK2 — nove estados num único stream contínuo, relatório em PDF, contadores do firmware lidos por J-Link.

O que cada braço produziu

BRAÇO	SNR PUBLICADA
B — dataset original	10,7 dB
C — sistema proposto	9,0 dB
A — sistema clínico	12,7 dB

Mais a Fig. 5 (três sinais no tempo, envelope RMS de 50 ms, segmentos de contração detectados a 20 % do pico) e a Fig. 6 (resposta em frequência dos dois sistemas).

2 Três problemas nos dados antigos

Isto não é pessimismo: é o que decide o que dá para reaproveitar.

2.1 A base de tempo não existia

Os dois braços de aquisição gravavam **texto ASCII por porta serial a 115200 baud**, e o script do PC coletava o que chegasse durante N segundos. Não havia timestamp, nem controle de taxa, nem relógio.

- `collectData/colectData.py` — laço `while (time.time()-t0) < TEMPO`, gravando o que veio.
- `emg_clinical/collectData.py` — fixa `EXPECTED_SAMPLE_RATE_HZ = 1000` e para em exatamente 20 000 amostras, **independentemente do tempo decorrido**.
- `emg_clinical/main/main.c` — faz `printf("%d\n", adc_raw)` seguido de `vTaskDelay(pdMS_TO_TICKS(1))`. Com o tick padrão do ESP-IDF em 100 Hz, esse delay arredonda para **zero**: o laço corre tão rápido quanto o `printf` permitir, lendo o ADC de forma assíncrona às conversões — repetindo e perdendo amostras sem aviso.

A 115200 baud, uma linha `"12345\n"` custa ~7 bytes, o que dá um **teto de ~1600 linhas/s**. É exatamente onde os arquivos caem:

ARQUIVO	AMOSTRAS	DURAÇÃO NOMINAL	TAXA REAL IMPLÍCITA
<code>biceps_10s_4_proprietary.csv</code>	11 119	10 s	~1112 S/s
<code>thigh_5s_2_1x_proprietary.csv</code>	9 095	5 s	~1819 S/s
<code>biceps_20s_2_clinical.csv</code>	20 000	"20 s"	desconhecida

E `data/processdata/processdata.py` assume `fs = 2000` para todos.

Consequências:

- **A resposta em frequência (Fig. 6) não é recuperável**. Cada braço tem um erro de escala diferente, e a taxa real de cada arquivo não foi registrada.
- **A janela de envelope de "50 ms" era de 90 ms** no braço do bíceps proprietário (50 ms × 2000/1112).
- **A SNR sobrevive melhor** — é razão de amplitudes RMS e não depende fortemente da escala de tempo. Os 9,0 / 10,7 / 12,7 dB provavelmente estão na ordem certa. Mas a detecção de segmentos ativos, que usa a janela deslizante, fica deslocada.

2.2 Os dados antigos não são simultâneos

O artigo descreve gravação **simultânea** pelo protótipo e pelo clínico. Os CSVs que sobraram no repositório não são isso: são contrações de bíceps e coxa, de durações diferentes (10 s vs 20 s), com nomes que não se pareiam. O material da sessão de *sidekicking* que gerou as Fig. 5 e 6 **não está no repositório** — é preciso pedir ao Robert.

2.3 O firmware do artigo não amostrava a 2 kS/s

Já documentado no README: no firmware da época **não havia fonte de tempo governando a amostragem**, e o ADC era lido cerca de uma vez por segundo. A Tabela 1 do artigo reivindica 2 kS/s. Isso hoje está corrigido – 1015 S/s medidos no modo padrão, 2042 S/s em turbo, com 0 % de conversões perdidas e taxa verificável por contadores em RAM.

3 O que mudou no hardware

Comparando o esquemático do artigo (v2.0) com a versão final do Robert.


O que *não* mudou – e é boa notícia

A cadeia analógica é **idêntica, componente por componente e valor por valor**: INA317 com $R_G = 3\text{ k}\Omega$ ($A_v = 34,33$); passa-alta Sallen-Key 220 nF / 36 k Ω , f_c 20 Hz, A_v 1,55; passa-baixa 1,5 k Ω / 220 nF, f_c 482 Hz, A_v 1,55; ganho ajustável DS3502 + MCP609 inversor, 2 $\times$ –11 $\times$; ADS112C04 single-ended com referência em AVDD; e a mesma proteção de entrada (BAT54S, 1 M Ω / 56 k Ω / 2,2 k Ω).

IMPLICAÇÃO

A função de transferência – banda 30–400 Hz, ganho total 166 $\times$ –914 $\times$ – **não mudou**. O *formato* do resultado do artigo deve se reproduzir. O que muda é o piso de ruído e o teto de saturação.

A cadeia de alimentação, que é toda nova



Antes: conector externo e bateria Li-Ion 400 mAh @ 3,7 V com step-up, tudo fora da placa. O supercapacitor é o **KVR-5R0C105-R**.

ITEM	ARTIGO (V2.0)	VERSÃO FINAL	CONSEQUÊNCIA
Trilho analógico VCC	5,0 V	3,3 V (TPS63031)	teto de saturação –20 %, LSB –34 %
Referência analógica	MAX6106 , 2,048 V de precisão	divisor resistivo VCC/2 = 1,65 V + buffer MCP609	ratiométrica com o ADC (bom); sem PSRR de referência (ruim)
Chave de carga	não existia	DMP2035U + 2N7002 + botão SW1 + sinal PWR_OFF	novo comportamento de liga/desliga
Telemetria de tensão	não existia	divisor R22/R26 → net VCAP → P0.03	o firmware pode medir a própria carga
LEDs	2, ânodo no trilho de 5 V	2, ânodo em VCC = 3,3 V	o brilho basal parasita desaparece
Pull-ups I²C	4,7 k Ω	10 kΩ	risco de tempo de subida a 400 kHz

ITEM	ARTIGO (V2.0)	VERSÃO FINAL	CONSEQUÊNCIA
Capacitância de bulk	maior capacitor = 220 nF	~20 µF na saída do conversor	melhor, ainda abaixo do ideal
Pontos de medição	—	jumpers 0 Ω R27/R28/R32 e test points MP4/MP5/MP7	permite separar consumo por subsistema

Os três efeitos que decidem o refazer

(a) O teto de saturação caiu 20 %

O MCP609 não é rail-to-rail; sobra cerca de 0,1 V para cada trilho.

	ARTIGO	VERSÃO FINAL
Excursão útil no último estágio	±1,95 V assimétrica	±1,55 V simétrica
Entrada máx. antes de ceifar · ganho 914×	2,13 mV	1,70 mV
Entrada máx. antes de ceifar · ganho 166×	11,7 mV	9,3 mV

sEMG vai de 0,01 a 6 mV pp (RMS < 1,5 mV, pelo próprio artigo). Ou seja: **o ajuste de ganho usado nos ensaios antigos provavelmente ceifa agora** — o DS3502 tem de ser re-trimado antes de qualquer coisa. Em compensação, o ceifamento passou a ser **simétrico**, que é mais honesto: o README já havia registrado que a 3,3 V a referência de 2,048 V ceifava o pico positivo em ~16 %, e a placa nova corrige exatamente isso.

(b) A resolução referida à entrada melhorou 34 %

	ARTIGO (5,0 V)	VERSÃO FINAL (3,3 V)
LSB no ADC	152,6 µV	100,7 µV
LSB referido ao eletrodo · ganho 914×	167 nV	110 nV

Efeito de segunda ordem — a SNR de 9,0 dB é limitada por ruído analógico, não por quantização — mas é a favor.

(c) O risco novo: a referência do ADC é a saída de um conversor comutado

Antes, o ponto médio analógico vinha de um MAX6106 de precisão. Agora vem de um divisor resistivo pendurado no trilho de 3,3 V do TPS63031 — **o mesmo trilho que é a referência do ADC**. Duas coisas se seguem:

- **A favor:** o arranjo é **ratimétrico**. Se VCC deriva devagar, o ponto médio e o fundo de escala derivam juntos e o erro se cancela — melhor estabilidade térmica e de longo prazo do que com o MAX6106.
- **Contra:** o PS_SYNC do TPS63031 está **aterrado** (pino 7 → GND), habilitando o modo *power-save*. Com carga leve (~2,5 mA) o conversor entra em PFM: rajadas de frequência baixa e **variável**. O ADC amostra a 1 kS/s de forma assíncrona a essas rajadas, o que pode dobrar tons de comutação para dentro de 30–400 Hz por aliasing. O cancelamento ratimétrico não protege contra isso, porque o passa-alta desacopla o caminho de DC do sinal e o da referência de formas diferentes.

ESTE É O ITEM QUE NÃO SE RESOLVE POR ANÁLISE

É a razão técnica mais forte para refazer os ensaios de qualidade de sinal.

Mitigação, se der problema: amarrar `PS_SYNC` em nível alto força PWM fixo a 2,4 MHz, bem acima da banda, ao custo de algumas dezenas de μA de quiescente.

Vale a troca — medir os dois casos.

4 Riscos de bring-up

Achados de revisão do esquemático, não problemas confirmados. Checar antes de qualquer ensaio.

4.1 O `PWR_OFF` funciona por acidente — e derruba a placa em qualquer reset

A trava: `R29` (10 k Ω) mantém o gate do P-FET `Q1` em V_{CAP} , desligado. O botão `SW1` ou o NMOS `Q2` puxam o pé de `R30` para GND, colocando o gate em $V_{CAP}/2$ e ligando `Q1`. O gate de `Q2` é a net `PWR_OFF`, com `R31` (10 k Ω) para GND. Apesar do nome, **`PWR_OFF` em nível alto = manter ligado**: é uma trava de *keep-alive*.

`PWR_OFF` é o pino D6 do módulo, ou seja **P1.11**. E o firmware atual já escreve 1 em P1.11 no boot — mas por outro motivo: era o TX da UART, forçado alto para matar o brilho parasita do LED2. Funciona, mas por coincidência.

1. **Janela de boot.** Entre soltar o botão e o `main()` chegar àquela linha, a trava depende só do botão. É preciso segurar o botão até o boot terminar — ou medir esse tempo e documentá-lo.
2. **Qualquer reset desliga a placa.** No reset os GPIOs vão para alta impedância, `R31` puxa `PWR_OFF` para baixo, `Q2` abre, `R29` desliga `Q1` — e a alimentação do módulo cai antes de o reset completar. **Watchdog, brownout ou reset por software viram desligamento definitivo**, até alguém apertar o botão.

CORREÇÃO SUGERIDA

Um capacitor em paralelo com `R31` para sustentar a trava durante o reset — 100 k Ω + 1 μF dá ~100 ms de retenção.

4.2 O módulo pode estar sendo alimentado pelo pino errado

`R32` (0 Ω) liga $VCC = 3,3\text{ V}$ ao **pino 14 (5V)** do módulo XIAO nRF52840 — o pino de VBUS, que no módulo alimenta o regulador interno. Alimentar 3,3 V ali deixa o MCU em ~3,0–3,25 V (queda do LDO, ou de um diodo de bloqueio), enquanto os pull-ups de I²C estão em 3,3 V — $VDD + 0,3\text{ V}$, no limite do absoluto máximo dos pinos.

O esquemático também traz `R37` (0 Ω) no **pino 12 (3V3)**. Pela extração da netlist não foi possível resolver com certeza onde a outra ponta de `R37` vai. Alimentar direto no pino `3V3` é o caminho correto num sistema de 3,3 V, e evita perder ~10 % da energia do supercapacitor num LDO redundante. Pergunta 2 para o Robert.

4.3 Pull-ups de 10 k Ω podem não fechar 400 kHz

Fast mode exige tempo de subida < 300 ns. Com $t_r \approx 0,85 \cdot R \cdot C$, 10 k Ω tolera no máximo ~35 pF de capacitância de barramento; com 4,7 k Ω eram 75 pF. Numa placa pequena com dois escravos é plausível, mas apertado. **Se o I²C falhar:** baixar para 100 kHz — o README registra que a 100 kHz se perdiam 11 % das conversões — ou popular 4,7 k Ω .

4.4 A tensão de corte real é definida pela chave, não pelo conversor

O TPS63031 opera de 1,8 V a 5,5 V de entrada. Mas o gate de Q1 fica em $V_{CAP}/2$, logo $V_{gs} = -V_{CAP}/2$. Com V_{CAP} em 2,0 V, $V_{gs} = -1,0$ V — em cima do limiar do DMP2035U. Conforme o supercapacitor descarrega, o P-FET sai de condução e a $R_{DS(on)}$ sobe. A carga é pequena (poucos mA), o que perdoa bastante, mas o corte real deve cair em $V_{CAP} \approx 2,0\text{--}2,5$ V, não 1,8 V — custando 10 a 25 % da energia útil.

CORREÇÃO SUGERIDA

R30 não é necessária para proteção: o DMP2035U aguenta V_{gs} de ± 20 V, e R29 já limita a corrente de gate. Trocar R30 por $0\ \Omega$ leva o gate direto a GND, dando $V_{gs} = -V_{CAP}$ em toda a faixa. Mas **medir antes de mexer** — é exatamente o que o Ensaio 4 apura.

4.5 Falta capacitor de bulk

O README já mediu: os picos de corrente são **um por conversão do ADC** ($\sim 1000/s$), 20 μs de largura, movendo $\sim 0,4\ \mu C$ cada, com p99,9 de 18,7 mA. Os $\sim 20\ \mu F$ na saída do TPS63031 seguram isso em ~ 20 mV de excursão; com 100 μF ficaria em ~ 5 mV. Importa mais agora do que antes, porque **esse trilho é a referência do ADC**.

5 Autonomia do supercapacitor

O número que define o artigo 2. Vale fazer a conta antes da bancada, para saber se o resultado medido faz sentido.


CORREÇÃO NO PROTOCOLO

O protocolo traz $E = C \cdot V^2$ e $E_{disp} = C \cdot (V^2_{max} - V^2_{min})$. **Falta o fator $\frac{1}{2}$ nas duas.** Não é preciosismo: o erro **dobra** a energia disponível e, com ela, a autonomia declarada. Vale corrigir antes que vire número publicado.

$$E = \frac{1}{2} \cdot C \cdot V^2$$
$$E_{disp} = \frac{1}{2} \cdot C \cdot (V^2_{max} - V^2_{min})$$

Com $C = 1$ F e $V_{max} = 5,0$ V — o divisor BQ_FB ($R_{21} / R_{24} = 634\text{ k}/200\text{ k}$) dá $1,2\text{ V} \times (1 + 3,17) \approx 5,0$ V, coerente com a tensão nominal do KVR-5R0C105-R :

CENÁRIO DE CORTE	E_{DISP}	APÓS O TPS63031 ($H \approx 0,85$)
$V_{off} = 1,8$ V — limite do conversor	10,88 J	9,25 J
$V_{off} = 2,5$ V — limite provável da chave (§4.4)	9,38 J	7,97 J



Correntes já medidas com a PPK2 a 3,3 V e 1 kSPS. **Ressalva:** foram medidas com a PPK2 alimentando VCC diretamente, sem o TPS63031 no caminho. Na placa nova falta somar o quiescente do conversor e a perda de conversão — o $\eta = 0,85$ é uma tentativa de contabilizar isso, mas o número real sai do Ensaio 4.

Tempo de carga, e o argumento do artigo

$t = C \cdot \Delta V / I_{\text{chg}}$. Para 1 F de 0 a 5 V: **100 s** a 50 mA, **50 s** a 100 mA, **25 s** a 200 mA. A corrente é fixada por $R_{25} = 10 \text{ k}\Omega$ no pino ISET do BQ25173 — confirmar a constante no datasheet, e medir direto no Ensaio 3.

Duas observações que o protocolo não cobre e que valem virar resultado:

- **O BQ25173 é linear.** Carregar um capacitor de 0 a V_{in} por um elemento série dissipa tanta energia quanto armazena: a eficiência de carga é intrinsecamente **~50 %**. Somando com o TPS63031, a ida e volta fica em torno de **~32 %** — 25 J da USB para ~8 J entregues à carga. É um número honesto e interessante de publicar, e é o preço de não ter bateria.
- **Com $V_{\text{in}} = 5,0 \text{ V}$ da USB e alvo de 5,0 V, o carregador termina em dropout.** O capacitor provavelmente para em ~4,7–4,8 V. Custa ~9 % da energia e, por outro lado, **prolonga a vida do supercapacitor**, que envelhece rápido no limite da tensão nominal. Medir a tensão final de fato alcançada; não assumir 5,0 V.

O enquadramento para o artigo 2

Para calibrar a expectativa: a bateria Li-Ion de 400 mAh @ 3,7 V do artigo armazena **5328 J**. O supercapacitor armazena **12,5 J** — 1/426. A autonomia cai de 238 h para ~25 min.

CONSEQUÊNCIA EDITORIAL

O argumento do artigo 2 **não pode ser autonomia**. Tem de ser: carga em menos de um minuto, ausência de química (sem envelhecimento por ciclo, sem risco térmico, sem descarte especial), centenas de milhares de ciclos — e **isolamento galvânico durante a medição**. Com a USB desconectada a placa flutua, o que resolve de graça o problema de laço de terra que o próprio protocolo pede para tratar com “módulos isolados”.

6 O protocolo do Robert

Como os oito ensaios dele se mapeiam no que já existe — e quatro coisas para acertar no documento.

#	ENSAIO DO PROTOCOLO	SITUAÇÃO
1	Consumo alimentado por bateria	80 % FEITO Bancada PPK2 completa em power_profiling/, 9 estados, relatório em PDF. Falta rodar na placa nova e separar por subsistema
2	Circuito de simulação de sinal sEMG	PARCIAL O rig existe (DAC do STM32 + condicionamento), mas nunca foi caracterizado como instrumento — sem erro de amplitude, offset, RMS, resposta em frequência, SNR ou distorção
3	Sistema de alimentação por supercapacitor	NOVO INTEGRAL
4	Consumo alimentado por supercapacitor	NOVO INTEGRAL
5	Comparação com equipamento clínico	REFAZER É o braço A + B + C do artigo, agora sobre a placa nova e com base de tempo válida
6	PCB integrada	Trabalho do Robert
7	Case por manufatura aditiva	Trabalho do Robert
8	Validação final do sistema integrado	Depois de 6 e 7

Quatro coisas para acertar

1 • As fórmulas de energia estão sem o fator $\frac{1}{2}$

Dobram a autonomia. Ver §5.

2 • A arquitetura da §7.2 não é a da placa

O diagrama de blocos mostra Storage → PMU (BQ25570) → LDO → BLE/uC, e o texto fala em “BQ25570 ou BQ25173”. A placa final usa **BQ25173** (carregador linear) e, sobretudo, **TPS63031 buck-boost**, não um LDO. A distinção não é cosmética: com um supercapacitor caindo de 5 V para 2 V, **um LDO jamais sustentaria 3,3 V** — a topologia buck-boost é o que torna o projeto viável. E o BQ25570 é um colhedor de energia com MPPT, função completamente diferente de um carregador linear. Atualizar o diagrama antes de virar figura de artigo.

3 • O Ensaio 5 pede caracterização por subsistema — e agora dá

O README registrava: “o firmware nunca para a aquisição, então não existe um estado ‘só rádio’ ou ‘só ADC’”. Isso melhorou por dois lados:

- O **power-down do ADS112C04** quando desconectado já foi implementado e validado em hardware. Dá o estado “só rádio” (ADVERTISING, 1,54 mA) contra “rádio + ADC” (CONNECTED, 2,49 mA) — e é assim que a aquisição foi atribuída em 0,95 mA, medida direta em vez de inferida.
- A placa nova tem **jumpers de 0 Ω** que fecham o resto: remover R32 e inserir o amperímetro isola o **módulo MCU**; remover R28 mede **MCU + AFE**; a diferença é o **front-end analógico**. R27 mede o total

drenado do supercapacitor. Pela primeira vez a atribuição por subsistema fica direta.

4 • Falta o ensaio mais importante do hardware novo

A interação alimentação → qualidade de sinal (§3c). Proposta de **Ensaio 2b**: espectro de ruído do trilho de 3,3 V e seu acoplamento na banda 30–400 Hz, com `PS_SYNC` aterrado (power-save) *versus* em nível alto (PWM forçado), e em três pontos da descarga do supercapacitor — 5,0 V, 3,5 V e 2,5 V. É a medição que decide se a placa nova preserva a SNR de 9,0 dB — e, se não preservar, ela já aponta a correção.

7 Materiais por ensaio

O que já existe

ITEM	ONDE
Nordic Power Profiler Kit II (PCA63100)	em mãos
J-Link + SEGGER Embedded Studio	em mãos
Placa sEMG v2.0 — a do artigo	em mãos
Rig ESP32 + ADS112C04 externo	emg_clinical/
STM32 com DAC + circuito de condicionamento	em mãos
PC com BLE funcionando via bleak	em mãos
Bancada de medição em Python — 9 estados, relatório em PDF	power_profiling/
Cliente BLE que decodifica os blocos de 60 amostras	ble_client.py
Leitor de contadores do firmware por J-Link	fw_counters.py

O que falta comprar ou pegar

ITEM	ENSAIO	OBSERVAÇÃO
Placa nova do Robert, montada	todos	com o KVR-5R0C105-R populado
Supercapacitor de reserva (1–2 un.)	3, 4	morrem se abusados na tensão nominal
Ferro ponta fina, pinça, fluxo, malha dessoldadora	1, 4	para os jumpers 0 Ω R27/R28/R32
Headers de 2 pinos ou fio esmaltado	1, 4	para inserir a PPK2 nos jumpers
Resistores 0805 — 4,7 k, 0 Ω, kit de divisor	2, 4	re-trim do atenuador e as correções da §4
Osciloscópio com memória longa	2, 2b, 3, 5	provavelmente do laboratório

ITEM	ENSAIO	OBSERVAÇÃO
Ponta diferencial, ou 2 canais + math	2b	ripple do 3V3 sem laço de terra
Fonte de bancada 5 V ou USB com medição	3	a PPK2 em modo ampere também serve, até 1 A
Multímetro	1, 3, 4	
Sistema EMG clínico de referência	5	laboratório
Cabos blindados, jacarés, protoboard	2, 5	
Isolador USB tipo ADuM3160	5	se aparecer laço de terra na sessão simultânea
Eletrodos Ag/AgCl + gel	—	só se houver braço com voluntário — o protocolo do artigo usa reprodução por DAC, então não há comitê de ética envolvido

Trabalho de firmware necessário

Não é opcional: alguns ensaios não são executáveis sem isso.

#	O QUÊ	HABILITA	PRIORIDADE
1	Tornar o keep-alive de P1.11 explícito — hoje é herança do workaround da UART — e o capacitor em R31	operar a placa sem que ela se desligue em resets	BLOQUEANTE
2	Ler VCAP (P0.03) pelo SAADC e expor por BLE	Ensaio 3 e 4 sem instrumento externo — e é feature de produto	ALTA
3	Corrigir o no-op da escrita de ganho (<code>gain_level = new_gain</code>)	varredura de ganho nos Ensaios 2 e 5	ALTA
4	Número de sequência no pacote	a “perda de dados” que o protocolo pede	Média
5	Marcadores de estado em GPIO para a porta lógica da PPK2 — pads livres P0.02, P1.14, P1.15	fronteiras de banda com precisão de μ s no mesmo stream	Média
6	Habilitar o LED verde (P1.12, hoje forçado alto)	indicação de estado; o brilho parasita já não existe a 3,3 V	Baixa
7	Reavaliar o DC/DC interno do nRF (DCDCEN)	~10 % de consumo, e agora a energia é escassa	Baixa — confirmar antes se o módulo tem o indutor no pino DCC

E o mais importante para o Ensaio 5

Substituir a coleta ASCII por serial do braço do clínico (§2.1). Três opções, em ordem de preferência:

1. **Osciloscópio com memória longa** digitalizando a saída analógica do clínico com F_s conhecida e registrada. A opção mais defensável — nenhuma dúvida sobre base de tempo.
2. **Saída digital do próprio clínico**, se ele tiver. Elimina o problema.

3. **Reescrever o rig do ESP32** para amostragem governada pela interrupção de DRDY# e transporte binário com contador de sequência — a mesma arquitetura que consertou o firmware do nRF. Mais trabalho, e ainda seria o elo mais fraco.

8 **Ordem de execução**

Ordenada para que cada fase reduza o risco da seguinte, deixando a única fase que depende do laboratório para o fim — quando a placa já estiver estável.

FASE	O QUÊ	ONDE	DURAÇÃO	DEPENDÊNCIA
0	Bring-up: checklist da §4, gravar firmware, confirmar I²C a 400 kHz, medir a janela de boot da trava	mesa	1 dia	placa do Robert
1	Ensaio 1 refeito: PPK2 na placa nova a 3,3 V, 9 estados, e a separação por subsistema pelos jumpers R28/R32	mesa	1–2 dias	fase 0
2	Ensaio 3: carga do supercapacitor — I_{chg} real, tempo de carga, tensão final alcançada, dissipação do BQ25173	mesa	1 dia	fase 0 + firmware #2
3	Ensaio 4: descarga e autonomia — curva $V_{\text{CAP}}(t)$ por estado, tensão de corte real , autonomia medida contra a estimada da §5	mesa	1 dia	fase 2
4	Ensaio 2b (novo) : ruído do trilho e acoplamento na banda, PS_SYNC aterrado vs. alto, em 3 pontos da descarga	mesa	1 dia	fase 1, osciloscópio
5	Ensaio 2: caracterizar o simulador como instrumento, resposta em frequência do sensor — não precisa do clínico, gerador de sinal basta — e re-trim do DS3502 para o novo teto	mesa	2 dias	fase 4, firmware #3
6	Ensaio 5: sessão no laboratório — reprodução do dataset gravada simultaneamente pelo clínico e pela placa nova, com base de tempo registrada nos dois braços	laboratório	1 sessão (meio dia)	fases 0–5
7	Recomputar $A \times B \times C$: SNR, envelope, resposta em frequência — com o eixo de tempo correto	mesa	1–2 dias	fase 6
8	Ensaio 6, 7 e 8 — PCB integrada, case, validação final	Robert	—	—

SÓ A FASE 6 PRECISA DO LABORATÓRIO

Tudo o mais é bancada de mesa — inclusive a resposta em frequência do sensor, que no artigo saiu junto da comparação clínica mas na verdade só precisa de um gerador de sinal.

UMA ECONOMIA POSSÍVEL

Se o Robert tiver guardadas as **gravações brutas da sessão de *sidekicking*** — as que geraram as Fig. 5 e 6 — **com a taxa de amostragem registrada**, dá para fazer um pré-teste sem ir ao laboratório: reproduzir o mesmo trecho pelo mesmo DAC para dentro da placa nova, na mesa, e comparar contra a gravação antiga do clínico. Não é simultâneo, e isso tem de ficar declarado — mas derrisca a sessão de laboratório inteira por algumas horas de bancada.

Vale perguntar a ele antes de agendar o laboratório.

9 Perguntas para o Robert

- 01 Existem as **gravações brutas do *sidekicking*** — os três braços das Fig. 5 e 6? E foi registrada a **taxa de amostragem real** de cada braço?
- 02 `R32` (`VCC` → pino `5V`) e `R37` (pino `3V3`) são **opções mutuamente exclusivas** de alimentação do módulo?
- 03 O comportamento de **desligar em qualquer reset** é intencional?
- 04 O `KVR-5R0C105-R` é mesmo **1 F / 5,0 V**? E o `R25` = 10 kΩ do ISET corresponde a que corrente de carga no BQ25173?
- 05 O diagrama da §7.2 do protocolo — BQ25570 + LDO — vai ser atualizado para o que a placa realmente é (BQ25173 + TPS63031)?
- 06 O `PS_SYNC` aterrado foi escolha deliberada, ou default?
- 07 O equipamento clínico do laboratório tem **saída digital**, ou o único acesso é a saída analógica?

Documento fonte no repositório — `ENSAIOS_ARTIGO_2.md`

Leituras internas — `README.md` · `power_profiling/PLANO.md` · `power_profiling/PENDENTE_ENSAIO_2.md` · `power_profiling/relatorio_consumo.pdf`

Skills de bancada — `ppk2-power-profiling` · `build-flash-nrf52`