

<Laboratório VHDL> por <Bruno Rodrigues > - 2017.2

Boa vista, 05/12/2017

Resolução da lista de exercícios

Bruno Rodrigues Caputo (brunorex@hotmail.com)


[COMPONENTE 01]. Registrador Flip-Flop do tipo D e do tipo JK.

[COMPONENTE 02]. Multiplexador de quatro opções de entrada.

(i)Descrição: São 7 pinos, sendo 4 entradas representados por D(0),D(1),D(2),D(3) duas portas de seleção S(0) e S(1) e a saída na porta Y, conforme a lógica no código, considerando os casos possíveis temos que: se S for 00 ou 01, deverá resultar no valor de D(0) e (D1),respectivamente, enquanto que se S for 10 ou 11 deverá resultar no calor de D(2) e D(3), respectivamente.

(ii) Imagem da RTL viewer:Mux_RTL_Viewer.pdf

(iii) waveform:waveform.vwf



(iv) Descrição dos testes: Nos testes é possível verificar com a simulação funcional que o resultado condiz com o esperado de um multiplexador, com os 4 pinos de entradas servind como o valor que sairá na saída de acordo com os dois seletores.

[COMPONENTE 03]. Porta lógica XOR usando port map com os componentes: AND, NOT, e OR.

[COMPONENTE 04]. Somador que recebe um valor inteiro e soma com o valor 4.

[COMPONENTE 05]. Memória ROM de 8 bits.

[COMPONENTE 06]. Memória RAM de 8 bits.

[COMPONENTE 07]. Banco de Registradores de 8 bits.


[COMPONENTE 08]. Somador de 8 bits.



<Laboratório VHDL>


por <Bruno Rodrigues > - 2017.2 Boa vista, 05/12/2017

(i) **Descrição:** com um total de 5 pinos, sendo 3 para entradas, correspondendo A,B,Cin(carry in) e duas saídas S e Cout, seguindo a soma de números binários através da tabela verdade e seguindo o circuito digital por ela derivado.



(ii) Imagem da RTL viewer:somador_8_bits_RTL.pdf

(iii) waveform:waveform.vwf



(iv) Descrição dos testes: Os pinos A e B representam os valores de entrada para soma enquanto que o Cin representa o carry-in caso ocorra, S é o resultado da soma e Cout fica como O carry-out caso haja a necessidade.

[COMPONENTE 09]. Unidade de controle uniciclo do MIPS de 8 bits.

[COMPONENTE 10]. ULA de 8 bits, utilizando port map, com as seguintes operações: AND, OR, NOT, NOR, NAND, XOR, SHIFT de 2 bits à esquerda, SHIFT de bits à direita, soma e subtração.

[COMPONENTE 11]. Extensor de sinal de 4 bits para 8 bits.

[COMPONENTE 12]. Implemente a maquina de estados ao lado.

[COMPONENTE 13]. Contador Síncrono.

Obs: todas as waveforms possuem o mesmo nome,contudo,são arquivos diferentes e estão localizados nos seus respectivos arquivos em ".rar".



<Laboratório VHDL> por <Bruno Rodrigues > - 2017.2 Boa vista, 05/12/2017

Bibliografia:

Aulas de VHDL retirado do sítio

"https://www.youtube.com/watch?v=yT8F9WKaKTc&list=PLYE3wKnWQbHA9HVn6dq7cywyaHzk x-WOP&index=5" $^{\circ}$