

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
INSTITUTO DE INFORMÁTICA

Circuitos Digitais – INF01058

LAB 09 – Contador síncrono up/down

Ana Cláudia Rodrigues — 343123
Bruno Samuel Ardenghi Gonçalves — 550452

1 Introdução

Neste laboratório desenvolvemos um registrador de 8 bits com função de carga paralela, armazenamento, incremento e decremento. Dado um sinal de 8 bits, um clock de 50MHz e um seletor de 2 bits, diminuimos o clock a 2.98Hz e, selecionado um modo, exibimos a saída do registrador em um visor de 2 dígitos hexadecimais de 7 segmentos. A divisão do clock e decodificação da saída são feitos utilizando circuitos implementados nos laboratórios anteriores. O projeto foi implementado e simulado pelo software Quartus, posteriormente sintetizado e testado em uma FPGA Cyclone III D0 (modelo EP3C16F484C6).

1.1 Entradas

- CLK: Clock com frequência f .
- D[7..0]: Valor a ser carregado no registrador.
- SEL[1..0]: Seletor de modo do registrador:
 - 00: Carga paralela ($Q_t \leftarrow D_t$)
 - 01: Armazenamento ($Q_{t+1} \leftarrow Q_t$)
 - 10: Incremento ($Q_{t+1} \leftarrow Q_t + 1$)
 - 11: Decremento ($Q_{t+1} \leftarrow Q_t - 1$)

1.2 Saídas

- HEX1[6..0]: Representação do bit mais significativo da saída para o visor de 7 segmentos.
- HEX0[6..0]: Representação do bit menos significativo da saída para o visor de 7 segmentos.

1.3 Módulos Principais

- UD_COUNTER_8BIT: O núcleo do projeto, que contém a lógica para as quatro operações.
- CLK_DIV: Módulo divisor de frequência para reduzir a velocidade do clock para visualização.
- BCD_7SEG_DECODER (x2): Módulos que convertem a saída binária de 4 bits para o código de 7 segmentos do display.

2 Resultados

Total de elementos lógicos	24
Total de pinos	25
Área total	48
Total de registradores	8

Tabela 1: Consumo de recursos da FPGA em área

Frequência máxima	548.85 MHz
Atraso crítico	1.753

Tabela 2: Frequência máxima de operação e atraso crítico (*slow*, 85°C)

3 Capturas de tela




Figura 1: Captura de tela do netlist




Figura 2: Captura de tela da simulação em forma de onda com atraso

4 Arquivo de restrições

```
create_clock -name clk -period 20 [get_ports CLK]

set_input_delay -clock clk -max 0.2 [all_inputs]
set_input_delay -clock clk -min 0.01 [all_inputs]
```

```
set_output_delay -clock clk -max 0.2 [all_outputs]  
set_output_delay -clock clk -min 0.01 [all_outputs]
```

Listing 1: constraints.sdc