

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
INSTITUTO DE INFORMÁTICA

Circuitos Digitais – INF01058

LAB10 – Unidade de controle do Neander

Ana Cláudia Rodrigues — 343123
Bruno Samuel Ardenghi Gonçalves — 550452

Prof. Mateus Grellert
2025/1

1 Introdução

Neste laboratório, foi projetada a Unidade de Controle (UC) do processador Neander, um componente essencial do projeto final da disciplina. A UC é responsável por gerar todos os sinais que governam o datapath do processador, orquestrando a execução de cada instrução.

O controle foi implementado de forma "hardcoded", utilizando um conjunto de expressões lógicas booleanas para cada sinal de controle, em vez de uma máquina de estados finitos explícita. Para determinar o estado de cada sinal, a lógica combinacional da UC utiliza como entradas os bits da instrução atual, fornecidos por um decodificador de opcode, e o passo de execução atual (t0-t7), fornecido por um módulo temporizador.

O projeto foi implementado e simulado no software Quartus, integrando os módulos UC, Decodificador e Temporizador para validação funcional.

1.1 Entradas

As entradas principais para o sistema de controle como um todo são:

- CLK: Clock principal do sistema.
- RESET: Sinal para reiniciar o estado do temporizador e do sistema.
- OPCODE[3..0]: Código da instrução atual, vindo do Registrador de Instrução (RI), que serve de entrada para o Decodificador.
- N, Z: Flags de estado (Negativo e Zero) da UAL, utilizadas para a execução de saltos condicionais.
- HLT: Sinal que paralisa a contagem do temporizador, efetivamente parando o processador.

1.2 Saídas

As saídas são os 17 sinais de controle que governam os componentes do datapath do Neander. Os principais são:

- cargaPC, incrementaPC: Sinais de controle do Contador de Programa (PC).
- cargaAC, cargaNZ: Sinais de controle do Acumulador (AC) e dos registradores de flag.
- cargaRI, cargaREM, cargaRDM: Sinais de habilitação para os registradores de Instrução, Endereço de Memória e Dados de Memória.
- selUAL[2..0]: Sinal de 3 bits que seleciona a operação a ser realizada pela UAL.
- Read, Write: Sinais para controlar as operações de leitura e escrita na memória.

1.3 Módulos Principais

- Unidade de Controle (UC): O núcleo do projeto. Um circuito puramente combinacional que implementa as expressões lógicas para gerar os sinais de controle.
- Decodificador: Recebe o `OPCODE[3..0]` e gera um sinal de saída para cada uma das 11 instruções do Neander.
- Temporizador: Um contador de 3 bits que gera 8 sinais de tempo distintos (t_0 a t_7), sequenciando os passos de execução de cada instrução.

2 Resultados

Total de elementos lógicos	40
Total de pinos	24
Área total	64
Total de registradores	3

Tabela 1: Consumo de recursos da FPGA em área

Frequencia máxima	588.24 MHz
Atraso crítico	1.662

Tabela 2: Frequência máxima de operação e atraso crítico (*slow*, 85°C)

OBS: o atraso crítico é dado

- de: `TIMER:TIMER | UD_COUNTER_3BIT:inst | inst35`
- para: `TIMER:TIMER | UD_COUNTER_3BIT:inst | UD_COUNTER_1BIT:inst9 | inst7`

3 Capturas de tela




Figura 1: Captura de tela do netlist (RTL Viewer)




Figura 2: Captura de tela da simulação em forma de onda

4 Arquivo de restrições

```
create_clock -name clk -period 20 [get_ports CLK]

set_input_delay -clock clk -max 0.2 [all_inputs]
set_input_delay -clock clk -min 0.01 [all_inputs]
set_output_delay -clock clk -max 0.2 [all_outputs]
set_output_delay -clock clk -min 0.01 [all_outputs]
```

Listing 1: constraints.sdc