

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
INSTITUTO DE INFORMÁTICA

Circuitos Digitais – INF01058

Projeto Final – Neander

Ana Cláudia Rodrigues — 343123
Bruno Samuel Ardenghi Gonçalves — 550452

Prof. Mateus Grellert
2025/1

1 Introdução

Neste projeto, desenvolvemos uma versão completa do processador hipotético Neander, utilizando uma unidade de controle baseada em expressões lógicas e uma memória para armazenar o programa e os dados. O sistema foi projetado para operar com um clock de entrada de 50MHz, reduzido para aproximadamente 2Hz para a execução das instruções, e inclui os principais componentes de um processador, como Unidade Lógica e Aritmética (ULA), registradores (AC, PC, RDM, REM, RI) e decodificador de instruções. O projeto foi implementado e simulado com o software Quartus II, com o objetivo de sintetizá-lo e testá-lo em uma FPGA Cyclone III (modelo EP3C16F484C6).

1.1 Entradas

- CLK_IN: Clock inicial com frequência de 50MHz.
- RST: Sinal de reset assíncrono para todo o sistema.
- DEBUG: Habilita execução passo a passo através do botão STEP.
- STEP: Botão para avançar um ciclo de clock no modo DEBUG.

1.2 Saídas

- HEX3[6..0], HEX2[6..0]: Representação dos 8 bits do registrador PC em dois visores de 7 segmentos hexadecimais.
- HEX1[6..0], HEX0[6..0]: Representação dos 8 bits do acumulador AC em dois visores de 7 segmentos hexadecimais.
- N: LED para exibir o valor da flag de estado Negativo (N).
- Z: LED para exibir o valor da flag de estado Zero (Z).
- HLT: LED para indicar que o processador foi parado pela instrução HLT.

1.3 Módulos Principais

- *Unidade Lógica e Aritmética (ULA)*: Realiza as operações lógicas (AND, OR, NOT) e aritméticas (ADD) do processador.
- *Registradores*: Unidades de armazenamento de 8 bits (AC, RDM, REM, RI) e um contador de 8 bits (PC) com controle de carga e incremento.
- *Unidade de Controle (UC)*: Gera os sinais de controle para os demais componentes a partir das instruções e dos passos do temporizador.
- *Memória*: Armazena as instruções do programa e os dados (implementada como ROM ou RAM).

- *Decodificador de Instruções*: Decodifica o opcode da instrução atual para a unidade de controle.
- *Temporizador*: Contador de 3 bits que sequencia os passos de execução de cada instrução.

2 Resultados

Recurso	Usado	Total	Uso (%)
Lógica			
Elementos lógicos totais	158	15.408	< 1 %
<i>Funções combinacionais</i>	158	15.408	< 1 %
<i>Registadores lógicos dedicados</i>	66	15.408	< 1 %
Memória			
Blocos de memória (M9K)	1	56	2 %
Total de bits de memória	2.048	516.096	< 1 %
Recursos de I/O e roteamento			
Pinos de I/O	35	347	10 %
Sinais de clock global	1	20	5 %

Tabela 1: Consumo detalhado de recursos da FPGA em área

3 Capturas de tela




Figura 1: Captura de tela do netlist




Figura 2: Captura de tela da simulação em forma de onda com atraso

4 Arquivo de restrições

```
create_clock -name "main_clk" -period 20.000 -  
    waveform {0.000 10.000} [get_ports CLK_IN]  
derive_clock_uncertainty  
  
set_input_delay -clock "main_clk" -max 5.0 [  
    remove_from_collection [all_inputs] [get_ports  
    CLK_IN]]  
set_input_delay -clock "main_clk" -min -1.0 [  
    remove_from_collection [all_inputs] [get_ports  
    CLK_IN]]  
  
set_output_delay -clock "main_clk" -max 5.0 [  
    all_outputs]  
set_output_delay -clock "main_clk" -min -1.0 [  
    all_outputs]
```

Listing 1: neander.sdc