Министерство науки и высшего образования Российской Федерации

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧЕРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ ИТМО"

Факультет ПИиКТ



ОТЧЁТ

По лабораторной работе №2

По предмету: Функциональная схемотехника

Вариант 6

Студент:

Андрейченко Леонид Вадимович

Группа Р33301

Преподаватель:


Солонина Екатерина Александровна

Цель работы


Получить навыки описания арифметических блоков на RTL-уровне с использованием языка описания аппаратуры Verilog HDL.

$$y = a \cdot b + a^3 \mid 2$$
 сумматора и 1 умножитель

Схема разработанного блока вычисления функции



Для реализации данной функции был разработан конечный автомат Мура



Описание работы разработанного блока, начиная с подачи входных данных и заканчивая получением результата.

На вход моего блока подаются сигналы:

- Start сигнал, говорящий о начале вычислений
- Rst сигнал сброса
- Ctr вход синхроимпульсов
- А первый аргумент
- В второй аргумент

Сам алгоритм подсчета можно разбить на данные следующие этапы:

Модуль ожидает, когда во вход start будет подана 1

- Как только на вход подается сигнал о начале работы модуля (start), то с входных данных A B записываются соответствующие значения в регистры A B. Далее на вход умножителя подаются два операнда A, B. Результат умножения записывается в регистр AB.
- На вход регистра В, подается значение с регистра А, и на вход умножителя подаются два значения А, результат умножения приходит в регистр В, через демультиплексор.
- После этого мы последний раз подаем на вход умножителя значения с регистров и результат записывается в регистр ААА.
- Как только сформированы оба операнда для сложения мы складываем их и подаем результат на выход.

Область допустимых значений для разработанного блока.


- Так как оба операнда функции, это беззнаковые, целые числа с разрядностью 8 бит, то максимально число, которое можно получить на выходе 255²*255³ = 16646400, данное число можно уместить, используя 24 бита, тогда выходной сигнал будет иметь разрядность в 24 бита.
- Разработанный блок умножения, будет умножать 8ми и 16ти разрядные числа.
- Регистр А имеет 8 разрядов
- Регистр В имеет 16 разрядов
- Регистр АВ имеет 16 разрядов (т.к. хранит результат умножения двух 8 битовых чисел)
- Регистр ААА имеет 24 разряда (т.к. хранит результат умножения трех 8 битовых чисел)

Результат тестирования разработанного блока

Пример тестового окружения для разработанной функции.

```
task test func;
                                                    test func(1, 0, 0, 0);
 input [7:0] test_a;
input [7:0] test_b;
                                                    test func(2, 1, 0, 1);
                                                    test func(3, 1, 1, 2);
    a = test a;
                                                    test func(4, 2, 2, 12);
    b = test_b;
                                                    test func(5, 15, 240, 6975);
                                                    test func(6, 240, 15, 13827600);
    #10
    start = 0;
                                                    test func(7, 170, 85, 4927450);
                                                    test_func(8, 85, 170, 628575);
    if(y == test res) $display("Test %d: Correct", iter);
    else $display("Test %d: Failed %d", iter, y);
                                                    test_func(9, 100, 125, 1012500);
                                                    test func(10, 255, 255, 16646400);
```

Временная диаграмма тестирования



Время вычисления результата при частоте тактового сигнала в 100 МГц

Время вычисления результата функции при тактовой частоте в 100 МГц равно 345нс

Выводы

Во время выполнения данной лабораторной работы я разработал блок вычисления функции и реализовал его на языке описания аппаратуры Verilog, для его реализации был применен автомат Мура и составлен конечный автомат. Изучил различные аспекты реализации последовательной логики.