Министерство науки и высшего образования Российской Федерации Ульяновский государственный технический университет

Лабораторная работа № <u>6</u> по предмету «Алгоритмические и аппаратные средства обработки информации»

ПРОЕКТИРОВАНИЕ ОСНОВНЫХ ВЫЧИСЛИТЕЛЬНЫХ УЗЛОВ ЦИФРОВЫХ ФИЛЬТРОВ (ПОСЛЕДОВАТЕЛЬНЫЙ СУММАТОР)

(Название лабораторной работы)

Учебная группа ИСТМД-11

	ФИО	Дата	Подпись
Студент	Шаблыгин В.В.		
Преподаватель	Сазонов С.Н.		

ЦЕЛЬ РАБОТЫ:

Согласно варианту, указанному преподавателем, спроектировать вычислительный узел цифрового фильтра (последовательный сумматор).

ОБОРУДОВАНИЕ И ПРИНАДЛЕЖНОСТИ:

Quartus II.

Исходные данные:

Вариант 8.

Слагаемое 1 - 180;


Слагаемое 2 - 220.

ВЫПОЛНЕНИЕ РАБОТЫ


1. Создание программы сумматора на языке VHDL, в Quartus II:

```
Sersum_V8.vhd
                                                  Compilation Report - Sersum_V8
                                  267 ab/
1
    library ieee;
  2
      use ieee.std_logic_1164.all;
  3
     ⊟entity Sersum V8 is
  4
    □port (xs,ys,first,clk : in std logic;
  5
                           : out std logic);
           ssum
     end Sersum_V8;
  6
  7
     ⊟architecture ss arch of Sersum V8 is
 8
     Lsignal ci : std logic := '0';
    ⊟begin
 9
     □process(clk) begin
 10
     if (rising edge(clk)) then
 11
            if (first = '1') then
 12
 13
               ssum <= xs xor ys xor ci;
 14
                ci <= (xs and ys) or (xs and ci) or (ys and ci);
 15
            end if;
 16
         end if;
     Lend process;
 17
 18
      end ss_arch;
```

2. Построение временной диаграммы. Сигналы XS и YS соответствуют значениям 180 и 220 в двоичной кодировке (10110100 и 11011100), сначала идут младшие разряды:



3. Результат симуляции:



Вывод: в данной работе был построен последовательный сумматор и смоделирована его работа.