Сергей Николаевич, программу к лабораторным обязательно в ckilab писать или можно, например, на Питоне?

Не обязательно в Scilab, но листинги обязательны

Понял, спасибо

ЛАБОРАТОРНАЯ РАБОТА-1.docx95 КБ

АСОИ-1 Что такое ЛДС и ее свойства?

ЛДС - Линейная дискретная система. ЛДС присущи свойства: аддитивности, однородности и инвариантности во времени.

Среда, 16 февраля 2022

Нужно дать определение и пояснения к свойствам

Понял, исправлю.

Четверг, 17 февраля 2022

ЛАБОРАТОРНАЯ РАБОТА-1-испр.docx110 КБ

Сергей Николаевич, я исправил.

АСОИ-1 зачтена

На будущее на мои вопросы нужно отвечать здесь в чате, а не исправлять отчет. Если я задаю вопрос, значит я принял отчет и его переделывать не надо

Понял, спасибо.

Пятница, 25 февраля 2022

ЛАБОРАТОРНАЯ РАБОТА-2.docx89 КБ

Сергей Николаевич, нужно выполнить первые шесть лабораторных или какие-то определенные?

Вторник, 1 марта 2022

Характеристики рассчитаны и построены неверно. Да, первые 6 работ

Четверг, 21 апреля 2022

ЛАБОРАТОРНАЯ РАБОТА-2-v2.pdf239 КБ

Сергей Николаевич, направляю 2-ю лабораторную, с исправлениями.

Понедельник, 25 апреля 2022

Расчеты верны, но на графиках нет вертикальных отсчетов и неверно название второго графика

Вторник, 26 апреля 2022

ЛАБОРАТОРНАЯ РАБОТА-2-v3.pdf246 КБ

На графиках нет вертикальных отсчетов (линий)

Среда, 4 мая 2022

Это сообщение было удалено.

ЛАБОРАТОРНАЯ РАБОТА-2-v4.pdf250 КБ

График фазового отклика линия не верно. Должны быть отсчеты как на 1-м графике

Четверг, 5 мая 2022

ЛАБОРАТОРНАЯ РАБОТА-2-v5.pdf244 КБ

АСОИ-2 Почему фазовая характеристика ЛДС линейна?

Пятница, 6 мая 2022

Потому что функция линейна: $\dot{\omega}$ =(-2 * π * K * n)/N

Воскресенье, 8 мая 2022

ЛАБОРАТОРНАЯ РАБОТА-3.pdf300 КБ

Вторник, 10 мая 2022

ЛАБОРАТОРНАЯ РАБОТА-4.pdf246 КБ

ЛАБОРАТОРНАЯ РАБОТА-5.pdf159 КБ

Среда, 11 мая 2022

АСОИ-3 поясните 1-й рис. Проверяю по одной

на рис.1 график АЧХ цифрового фильтра, рассчитанного методом прямоугольного окна. Fc2 - Fc1' - полоса пропускания фильтра. Fc1-Fc2 и Fc1'-Fc2' - переходные полосы. Оставшиеся диапазоны - полосы подавления.

По какому уровню определяется полоса пропускания?

АСОИ-4 вы реализовали только один тип фильтра по примеру отчета. В задании (с.37 методички) требуется реализация несколькими методами

АСОИ-5 нет диаграммы моделирования

Четверг, 12 мая 2022

Сергей Сазонов вчера, 14:46

По какому уровню определяется полоса пропускания?

Обычно ширину полосы пропускания определяют как разность верней и нижней частот участка AYX (Fc2 - Fc1'), на котром уровень сигнала примерно равен -3дБ.

ЛАБОРАТОРНАЯ РАБОТА-5v2.pdf188 КБ

Сергей Сазонов вчера, 18:36

АСОИ-5 нет диаграммы моделирования

Исправил.

ЛАБОРАТОРНАЯ РАБОТА-6.pdf166 КБ

АСОИ-3 зачтена

Пятница, 13 мая 2022

Сергей Сазонов 11.05.2022 18:33:59

АСОИ-4 вы реализовали только один тип фильтра по примеру отчета. В задании (с.37 методички) требуется реализация несколькими методами

Исправил

ЛАБОРАТОРНАЯ РАБОТА-4v2.pdf663 КБ

Вторник, 17 мая 2022

Сергей Сазонов сегодня, 19:14

Поясните строки кода

```
uint8_t lowADC = ADCL;
uint16_t Din = ADCH << 8 | lowADC;</pre>
```

В переменную Din помещаем значение ст. регистра ADCH со сдвигом влево на 8 разрядов затем выполняется побитовое ИЛИ с мл. разрядом.

Получается в Din старший байт - ADCH, младший - ADCL.

Если ADCH = 11111111, ADCL = 11000000, тогда Din = 11111111111000000.

Это сообщение было удалено.

Среда, 18 мая 2022

АСОИ-4 зачтена

Четверг, 19 мая 2022

Сергей Николаевич, я еще 5-ю и 6-ю лабораторные отправлял

Отправлять нужно по одной ЛР. Все должны быть в равных условиях. Я не могу тратить на одного студента в 3 раза больше времени, чем на другого

Понял

АСОИ-6 Поясните последний рис., а на 5-ю ЛР я отвечал

на рисунке временная диаграмма симуляции работы последовательного сумматора. На входы хs и уs подаются сигналы, соответсвующие числам 220 и 180 в 2-м виде, начиная с младших разрядов.

На выходе summ, по переднему фронту тактовых импульсов clk, формируется сигнал соответсвующий сумме xs, ys и сигналу переноса. В начальный момент времени, сигнал переноса устанавливается в "0" блокирующим сигналом first.

Я исправил 5-ю.

ЛАБОРАТОРНАЯ РАБОТА-5v2 (1).pdf188 КБ

Понедельник, 23 мая 2022

АСОИ-5 Поясните строки кода 8 и 9

Сергей Сазонов сегодня, 10:17

АСОИ-5 Поясните строки кода 8 и 9

Эти строки описывают входные и выходные параметры системы, порты a0,a1,a2 - входы, y - выход, оба порта имеют тип данных std_logic, описывающий однобитовый цифровой сигнал.

Поясните подробнее о типе данных std_logic

Сергей Сазонов сегодня, 11:04

Поясните подробнее о типе данных std_logic

тип данных std_logic, описывает цифровой сигнал, и может принимать значения соответствующие реальному сигналу, например 1-высокий уровень, 0-низкий уровень, z-высокий импеданс(откл. от шины), "-" - неважное значение и др.

Сергей Сазонов 05.05.2022 12:05:08

АСОИ-2 Почему фазовая характеристика ЛДС линейна?

Так как рассматривается линейная дискретная система, то для нее характерны свойства:

- -однородности;
- -аддитивности;
- -инвариантности во времени, т.е. сдвиг во времени воздействия вызывает соответствующий сдвиг реакции, чем и объясняется линейность фазовой характеристики.

Вторник, 24 мая 2022

ЛР2 и ЛР5 зачтены. Общий зачет. В зачетку поставлю при наличии бумажных отчетов

Спасибо!

Воскресенье, 5 июня 2022

Сергей Николаевич, вас когда на кафедре можно застать?

Вторник, 7 июня 2022

Вторник, 27 сентября 2022

Это сообщение было удалено.

lab 7.vhd1 КБ

lab_7.vwf5 КБ

ЛАБОРАТОРНАЯ РАБОТА-7-v2.docx80 КБ

АСОИ-7 Поясните диаграмму временной симуляции

Входной сигнал (ADR[0], ADR[1]) преобразуется функцией CONV_STD_LOGIC_VECTOR в массив типа STD_LOGIC_VECTOR и умножается на вектор-столбец коэффициентов фильтра. Результат умножения представляет собой 6-разрядное число DATA[0]..DATA[5].

Среда, 28 сентября 2022

АСОИ-7 У вас вопрос пояснить временную диаграмму, а не функционал программы. Незачтено

Когда фронт сигнала clk положительный, на основании входного сигнала ADR[0..1], происходит формирование выходного сигнала DATA[0..5], в соответствии с заданным алгоритмом (и коэффициентами фильтра). На диаграмме видно, что это выходной сигнал формируется не мгновенно, а с задержкой примерно 5ns.

Пятница, 30 сентября 2022


Поясните принцип формирования строки 4 (DATA)

Это просто представление выходного сигнала в форме 10-го числа. 000100 - 8, 111111 - 63, 110100 - 11 и т.д.

Это понятно, но вопрос не в этом. Данное устройство должно выполнять некоторый функционал. Временная диаграмма это должна подтвердить.

Это сообщение было удалено.

Функционал устройства - умножение вектора-строки отсчетов входного сигнала на вектор-столбец коэффициентов фильтра. На временной диаграмме можно увидеть, что именно это и происходит:



Понедельник, 3 октября 2022

АСОИ-7 зачтена

ЛАБОРАТОРНАЯ РАБОТА-8.docx100 КБ

lab_8.vhd2 КБ

lab_8.vwf8 КБ

АСОИ-8 Назначение выводов синтезированной схемы

Воскресенье, 9 октября 2022

nReset - предварительный сброс

add_sub - установка режима суммирования (1-суммирование, 0-вычитание)

clc - тактовый сигнал

X[3..0] - W-разрядный входной сигнал

DOUT[9..0] - (W+N)-разрядный выходной сигнал

Вторник, 11 октября 2022

АСОИ-8 зачтена

ЛАБОРАТОРНАЯ РАБОТА-9.docx70 КБ

lab_9.bdf7 Kb

```
lab 9.vwf6 КБ
```

АСОИ-9 Поясните строки:

cout <= sub wire0;

q <= sub_wire1(7 DOWNTO 0);</pre>

Среда, 12 октября 2022

Выходным сигналам cout(перенос в старший разряд) и q(выход) присваиваются значения соответствующих локальных сигналов архитектуры SYN (sub_wire0, sub_wire1).

Ответ не полный. Что по разрядности?

cout : OUT STD_LOGIC - т.е. однобитовый цифровой сигнал

q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) - т.е. 8-разрядный вектор типа данных std_logic

АСОИ-9 зачтена

Среда, 19 октября 2022

ЛАБОРАТОРНАЯ РАБОТА-10.docx112 КБ

lab_10.bdf7 КБ

lab_10.vwf9 КБ

lab_102.bdf16 КБ

lab_102.vwf5 КБ


Пятница, 21 октября 2022

АСОИ-10 Опишите состояние выхода после 3-го тактового импульса

Воскресенье, 30 октября 2022

После 3-го тактового импульса происходит сдвиг записанной (на 3-м такте) информации в сторону старших разрядов.

Сергей Николаевич, у меня вопрос по ЛР№11. Я собрал схему как в методичке, но на выходах постоянно низкий уровень.



lab_11_stock.bdf73 КБ

warning.txt3 Kb


critical_warning.txt1 КБ

Понедельник, 31 октября 2022

АСОИ-10 зачтена

АСОИ-11 Нет соединения выводов. Сигналы на а и b не поступают

Но даже при низком уровне а и b на выходе должен быть сигнал, согласно графа:



меня смущает что выходы замкнуты на землю:

Warning: Output pins are stuck at VCC or GND


Warning (13410): Pin "q[3]" is stuck at GND

Warning (13410): Pin "q[2]" is stuck at GND

Warning (13410): Pin "q[1]" is stuck at GND


Warning (13410): Pin "q[0]" is stuck at GND

Вышлите вашу схему рисунком



На 1-м рисунке CLK идет в никуда. Ошибки в схеме я выковыривать не буду

Соединил CLK напрямую, добавил тестовые выходы. CLK, a, b - доходят. На выходах низкий уровень.






Диаграмма некорректна. Смотрите образец в методичке. Искать ваши ошибки в схеме я больше не буду

Четверг, 3 ноября 2022

ЛАБОРАТОРНАЯ РАБОТА-11.docx295 КБ

lab 11.bdf73 КБ

lab 11.vwf4 КБ

Сергей Николаевич, в ЛР № 12 упоминаются файлы var_sin.sce, var_sin.txt, но листинги отсутствуют.

Я так так понял var_sin.txt - цифровое представление входного сигнала, его нужно самостоятельно сгенерировать?

Эти файлы есть на портале LMS курса АСОИ в папке материалы

АСОИ-11 Поясните временные диаграммы

Эта папка?

На диаграмме отображены состояния автомата в зависимости от входных сигналов а и b

Состояние автомата изменяется с каждым положительным фронтом синхроимпульса clk

Что такое положительный фронт?

когда низкий уровень сменяется высоким

Что такое q на диаграмме?

4-разрядный вектор типа данных std_logic

Каких данных?

Я загрузил 2 файла в папку Материалы

Сергей Сазонов сегодня, 17:57

Каких данных?

состояние автомата

Ваши минималистские ответы отнимают много времени на дополнительные вопросы. Впредь в таком случае я буду говорить, что ответ не полный

АСОИ-11 зачтена

Спасибо

Сергей Сазонов сегодня, 17:57

Я загрузил 2 файла в папку Материалы

Спасибо, вижу

Воскресенье, 6 ноября 2022

ЛАБОРАТОРНАЯ РАБОТА-12.docx177 КБ

fir 5tap.vhd2 K6

var_sin.sce2 КБ

var_sin.txt220 КБ

Вторник, 8 ноября 2022

АСОИ-12 Поясните последний рисунок

На рисунке представлена временная диаграмма работы модели цифрового фильтра.

clk - тактовый сигнал

xin - 8-битный оцифрованный аналоговаый входной сигнал линейной частотной модуляции.

yuot - 16-битный цифровой сигнал, полученный в результате обработки(фильтрации) входного сигнала с использованием указанных коэффициентов фильтра.

Для наглядности xin и yout представлены в "аналоговом" виде, т.о. можно увидеть, что полученный (полосовой)фильтр подавляет нижние и верхние частоты.

Среда, 9 ноября 2022

Почему временная диаграмма в данном случае эквивалентна частотной характеристике?

Потому что частота входного сигнала линейно возрастает со временем, т.е. чем больше времени прошло тем выше частота. Фактически на рисунке зависимость амплитуды выходного сигнала не от времени, а от частоты.

Полный зачет по ЛР. Допуск к экзамену

Спасибо