

3- teorica

3.1

$$\begin{aligned} \text{Em } V_i = 0V : \quad & V_o = V_{DD} - V_{SD2} = 5V, \quad V_{SD2} = 0 \\ \text{Em } V_i = 2.5V : \quad & V_o = V_{DD} - V_{SD2} = 4.65V, \quad V_{SD2} = 0.35V \\ \text{Em } V_i = 5V : \quad & V_o = V_{SD1} = 0V, \quad V_{SD2} = 0V \end{aligned}$$


Para um inversor CMOS com $V_{DD} = 5V$, $V_{tn} = 1.9V$, $V_{tp} = -1.7V$:

V_i (V)	V_o (V)	I_D (μA)	Região M1	Região M2
0	5	0	Corte	Linear
2.5	4.65	105	Saturação	Saturação
5	0	0	Linear	Corte

3.2

$$\begin{aligned} V_{tn} &= 1.9V & V_{DD} - V_{tn} &= 3.3V \\ V_m &= \frac{V_{tn} + \sqrt{\frac{k_p}{k_n}}(V_{DD} - V_{tp})}{1 + \sqrt{\frac{k_p}{k_n}}} \approx 2.567V \end{aligned}$$

$$V_m + V_{tn} = 4.27V \quad V_m - V_{tn} = 0.67V$$



3.3

$$I_{max} = K_p(V_{CC} - V_m - V_{tp})^2 = 0.129mA$$

3.4

Para V_{IL} :

$$i_{d1} = i_{d2} \Leftrightarrow k_n(V_{IL} - V_{Tn})^2 = k_p[2(V_{DD} - V_{IL} - V_{Tp})(V_{DD} - V_o) - (V_{DD} - V_o)^2]$$

$$V_o = \frac{1}{2} \left(1 + \frac{k_n}{k_p} \right) V_{IL} + \frac{1}{2} \left(V_{DD} - \frac{k_n}{k_p} V_{Tn} + V_{Tp} \right)$$

Substituindo V_o na equação acima, é possível saber o valor de V_{IL}

Para V_{IH} :

$$i_{d1} = i_{d2} \Leftrightarrow k_n[2(V_i - V_{Tn})V_o - V_o^2] = k_p(V_{DD} - V_i - V_{Tp})^2$$

$$V_o = \frac{1}{2} \left(1 + \frac{k_p}{k_n} \right) V_{IH} + \frac{1}{2} \left(\frac{k_p}{k_n} V_{Tp} - V_{Tn} - \frac{k_p}{k_n} V_{DD} \right)$$

Substitui-se V_i por V_{IH} e insere-se a expressão de V_o na equação e obtém-se o valor de V_{IH}

V_{OL}	V_{OH}	V_{IL}	V_{IH}
0.0 V	5.0 V	2.38 V	2.73 V

$$NML = V_{IL} - V_{OL} = 2.38 V$$

$$NM_H = V_{OH} - V_{IH} = 2.27 V$$

3.5

$$T_{pHL} = \frac{C_L \cdot \Delta V}{I_{D1MEDIO}} \approx 163,4 ns$$

$$T_{pLH} = \frac{C_L \cdot \Delta V}{I_{D2MEDIO}} \approx 177,4 ns$$




$$t_P = \frac{t_{pHL} + t_{pLH}}{2} \approx 170.41 ns$$

4- simulação

4.1

Aplicando à entrada do circuito os valores de tensão $V_i = 0$, $V_i = \frac{V_{DD}}{2}$ e $V_i = V_D$ realizou-se uma análise do circuito utilizando a diretiva .op, obtendo-se os resultados apresentados na tabela:


		$V_i = 0V$	$V_i = 2.5V$	$V_i = 5V$
	V_o	5V	4.60667	5.52901nV
M1	I_d	10.01 pA	114.805 μA	10.0097 pA
	I_b	-5.01 pA	-4.61667 pA	$-7.66665 \cdot 10^{-21}$
	I_s	-5 pA	-114.805 μA	-10.0097 pA
M2	I_d	-1.75473 nA	114.804 μA	5 pA
	I_b	$-1.53609 \cdot 10^{-18}$	$4.03329 \cdot 10^{-13}$	5.01 pA
	I_s	1.75473 pA	-114.804 μA	-10.01 pA




4.2

Utilizando a diretiva .dc VI 0 5 5u obteve-se a seguinte figura em que o valor de $id_{max} = 135.9836 \mu s$ em $v_I = 2.576850$.

Isto confirma os cálculos teóricos, pois este valor está próximo do ponto médio onde os dois transistores M1 e M2 estão em saturação simultaneamente.



4.3



Com a diretiva .dc VI 0 5 5u obteve-se a figura em quw consegue-se ver $v_o(v_i)$ e a derivada de $v_o(v_i)$.

Os valores de V_{IL} e V_{IH} correspondem aos pontos em quw esta derivada é -1.

$$\begin{aligned} V_{OH} &= 5 \text{ V} & V_{OL} &= 0 \text{ V} \\ V_{IL} &= 2.353 \text{ V} & V_{IH} &= 2.753 \text{ V} \end{aligned}$$


$$\Leftrightarrow \begin{cases} NMH = V_{OH} - V_{IH} = 2.247 \text{ V} \\ NML = V_{IL} - V_{OL} = 2.353 \text{ V} \end{cases}$$

4.4

Com a diretiva .tran 0 10u 0 .1u calculou-se t_{pLH} e t_{pHL} , o intervalo de tempo entre a transição na entrada e a saída atingir 50% do valor final.

$$\begin{cases} t_{pLH} = 2.83938 \mu - 2.5 \mu = 339.38 \text{ ns} \\ t_{pHL} = 5.34526 \mu - 5 \mu = 345.26 \text{ ns} \end{cases}$$

$$\Leftrightarrow t_p = \frac{339.38 + 345.26}{2} = 342.32 \text{ ns}$$



5- experimental

5.3


Parâmetro	I	II	III
v_I (V)	0	V_{DD}	$V_{DD}/2$
v_O (V)	4.973	0.000	4.390

5.4


Com o sinal de entrada $v_I = \frac{V_{DD}}{2} + \frac{V_{DD}}{2} \cos(\omega t)$, observou-se no osciloscópio uma resposta retangular à saída, confirmando a comutação do inversor CMOS entre os dois estados lógicos.

Sempre que v_I ultrapassa o valor de limiar, o PMOS desliga-se e o NMOS conduz, levando v_O a 0 V. Quando v_I desce, o NMOS desliga-se e o PMOS conduz, fazendo v_O subir para valores próximos de V_{DD} .

Este comportamento confirma a função de inversão do circuito com transições rápidas e bem definidas.



canal 1 - v_I , canal 2 - v_O



Característica de transferência $v_O(v_I)$


A partir da curva obtida, identificou-se o ponto de comutação experimental como o valor em que $v_O \approx v_I$, ocorrendo em $v_I = 2,590\text{ V}$ e $v_O = 2,483\text{ V}$. Considerando $V_{DD} \approx 4,973\text{ V}$, o valor teórico seria $2,487\text{ V}$. O desvio observado de cerca de $+103\text{ mV}$ é pequeno e consistente com as tolerâncias do circuito real.

5.5


Os valores de V_{IL} e V_{IH} foram determinados com base nos pontos da característica de transferência em que a derivada da curva atinge aproximadamente o valor -1 , correspondendo às transições mais inclinadas entre os estados lógicos. As tensões V_{OL} e V_{OH} foram obtidas diretamente a partir dos valores mínimo e máximo observados para v_O . A partir destes quatro parâmetros foi possível calcular as margens de ruído do inversor.

V_{IL}	V_{IH}	V_{OL}	V_{OH}	$NML = V_{IL} - V_{OL}$	$NMH = V_{OH} - V_{IH}$
2,343	2,959	-0,061	4,912	2,254	1,775


5.6



canal 1 – v_I , canal 2 – v_O , sem C_L



canal 1 – v_I , canal 2 – v_O , com $C_L = 470\text{ pF}$



transições $L \rightarrow H$ e $H \rightarrow L$, sem C_L



transições $L \rightarrow H$ e $H \rightarrow L$, com $C_L = 470\text{ pF}$

A comparação entre os sinais de saída com e sem a presença da carga capacitiva C_L permite observar o impacto desta no tempo de resposta do inversor. Quando $C_L = 470\text{ pF}$ está ligado à saída, verifica-se um aumento nos tempos de subida e descida do sinal v_O , passando de 176 ns para 243 ns na transição $L \rightarrow H$, e de 232 ns para 336 ns na transição $H \rightarrow L$.

Este comportamento é coerente com a teoria, uma vez que a adição de uma carga capacitiva aumenta a constante de tempo do circuito.

6- Análise de resultados e Comentários

Para consolidar a discussão dos resultados, apresenta-se uma tabela com os valores teóricos, simulados e experimentais obtidos.

Parâmetro	Teórico	Simulação	Exp.	Comentários
$V_o(v_i = 0)$	5.000 V	5.000 V	4.973 V	Ligeira queda experimental explicada por resistências parasitas e queda de tensão no PMOS.
$V_o(v_i = 2.5)$	4.650 V	4.607 V	4.390 V	Queda experimental maior indica condução simultânea de PMOS e NMOS com perdas adicionais no canal e nos contactos.
$V_o(v_i = 5)$	0.000 V	5.529 nV	0 V	Valor exp mostra que o transistor NMOS comuta totalmente. A diferença na simulação é insignificante.
V_{OH}	5.000 V	5.000 V	4.912 V	Degradação mínima em V_{OH} atribuída à resistência interna do PMOS e às cargas conectadas à saída.
V_{OL}	0.000 V	0.000 V	-0.061 V	Valor negativo baixo vem de ruído ou overshoot durante a mudança de estado. Continua a ser considerado como o estado 'desligado'.
V_{IH}	2.73 V	2.753 V	2.959 V	Valor real ficou acima do previsto, mostrando que na prática é preciso mais tensão para garantir um reconhecimento fiável do nível alto. Isto deve-se ao facto de o inversor não ser ideal e ter efeitos de histerese.
V_{IL}	2.38 V	2.353 V	2.343 V	Boa concordância entre teoria e exp, sendo a pequena diferença atribuída a não idealidades dos transístores e à inclinação real da curva de transferência, que suaviza a transição entre os níveis lógico-alto e lógico-baixo.
NM_H	2.27 V	2.247 V	1.953 V	Margem de ruído alto experimental é mais reduzida, indicando que a tensão mínima garantida para representar um nível alto é mais sensível a ruído. Isto mostra que o circuito é menos tolerante a flutuações em V_{IH} do que previsto.
NM_L	2.38 V	2.353 V	2.404 V	Margem de ruído baixo experimental ligeiramente superior mostra que o circuito mantém estabilidade mesmo com pequenas flutuações em entradas abaixo de V_{IL} . Isto confirma uma boa imunidade a ruído no estado lógico baixo.
t_{pHL}	163.4 ns 420 ns	345.26 ns	336 ns	Valores simulados e experimentais são significativamente inferiores ao teórico com $C_L = 470$ pF (2º valor). Isto sugere que, experimentalmente, a resistência efetiva de descarga é menor que a estimada, ou que o valor de C_L aplicado não é completamente dominante face às capacitâncias parásitas e características dinâmicas do NMOS.
t_{pLH}	177.4 ns 453 ns	339.38 ns	243 ns	Valor experimental está bastante abaixo do teórico e também inferior ao simulado, indicando que a carga da saída é carregada mais rapidamente do que o previsto. Isso pode dever-se a um PMOS mais eficiente na prática, ou à subestimação da corrente de carga no modelo teórico com $C_L = 470$ pF.
t_p	170.41 ns 436 ns	342.32 ns	289.5 ns	Comparando com o valor teórico de $C_L = 470$ pF, nota-se que o tempo médio de propagação exp e simulado é mais baixo. Tal redução sugere que as características dinâmicas reais do circuito (tais como resistências internas mais baixas, transistores mais rápidos ou menor carga efetiva) contribuem para tempos de comutação mais curtos do que os considerados nos modelos analíticos.