## **BIL 331**

## **PROJECT 2**

## **BURAK ÖZDEMİR 141044027**

Ana module: mips\_core . Öncelikle mips\_register modulünü verileri dosyadan registerlara almak için çağırdık . Bu sırada signal write 0 olucak cunku register a write data yazılmayacak . Ödevde sadece Rtype registerlar oldgu ıcın sınyal uretme kısmı kısa olmustur . İnstruction son 6 bitini yanı function code ile gerekli sinyalleri urettım (module alu\_Cntrl). Daha sorna register blogundan gelen read\_data\_1 ve read\_data\_2 yani RS VE RT registerlarının ıcerıgını ALU modulu yardmya sinyalin karsılık geldıgı operasyonu yaptım .Daha sonra module ıcınde reg wire keywordleri karısıyor diye newassign modulu ile de atama ıslemlerini yaptım . Bu arada SLTU ınstruction ise Zero bitimiz RS ve RT registerlerinin ıcerigine gore 1 veya 0 alıcak . En sonunda mips\_register modulu tekrar caıgırıldı ve signal\_write 1 olarak . Sonuc RD registerinin ıcerigine yazıldı ve en sonunda result a ALU sonucu ataması yapıldı .