



Schematic Designs For All Modules


mips32 schematic design



mips_registers schematic design



control unit schematic design



Verilog Modules and Their Descriptions mips32

Top-level entitydir. Input olarak 32 bitlik instruction alır. Bu instructionu çalıştırır ve output olarak rd registerinin contentini çıkarır.

Input olarak gelen instructionu rs,rt,rd,shamt ve funct olarak parçalara ayırır. Bu parçalardan rs,rt ve rt adreslerini **mips_registers** modülüne input olarak yollar. funct parçasını ise **control_unit** modülüne input olarak yollar. **mips_registers** modülünden de rs ve rt registerlerinin contentlerini alır.

Ardından rs contentini 8 e 1 lik bir multiplexer a input olarak gönderir.Muxtan gelen çıktı ya rs in contenti yada 32bitlik extend edilmiş shmt nin contentidir. Eğer instructionu umuz sll yada srl ise gelen çıktı 32bitlik extend edilmiş shmt dir değilse rs contentidir.Sonra tekrar bir mux daha kullanıldı. Bu muxada bir önceki mux un outputu ve rt contenti gönderildi. Eğer instruction sll yada srl ise mux çıktısı rt contentidir.Değilse rs contentidir ve bu çıktı alunun ilk girişine yollandı.

mips_register modülünden okunan rt contenti ve extend edilmiş shamt muxa yollanır ve eğer gelen instruction sll yada srl ise çıktı 32 bitlik extend edilmiş shamt dir ve bu çıktıda **alunun** ikinci girişine yollandı.

Alu çıktısına mux koyuldu bir girişi **alu** çıktısı diğeri ise **alu** çıktısının most significant biti ile 31 tane 0 in birleştirilmiş halidir. Eğer instruction sltu ise çıktımız alu çıktısının most significant biti ile 31 tane 0 in birleştirilmiş halidir. Değilse direkt olarak alu çıktısının kendisidir. Bu çıktıda **mips_register** modulune rd registerinin contentine yazılmak üzere yollanır. Write enable 1 iken rd ye yazılır.

mips_registers

İki boyutlu array a **registers.mem** dosyasından okuma yapılır. Array doldurulur. Input olarak gelen rs ve rt adresleri kullanarak, arrayın içinde rs ve rt adreslerine göre erişim yapılır ve contentleri okunur ve bu contentler output olarak verilir. Eğer write signal 1 ise gelen rd adresine registers arrayde rd contenti atılır ve register arrayının registers.mem dosyasına yazımı gerçekleştirilir. 0. Registere yazmama da kontrol edilmiştir.

control unit


Gelen 6 bitlik function code unu kullanarak 3 bitlik alu select biti üretir. And or ve not kullanılmıştır. Gerekli sadeleştirmeler truth tabledan hesaplanarak yapılmıştır.

_32bit_shift_right_logical

Gelen 32 bitlik A ve B sayısını kullanarak A yı B kadar sağa shift eder ve her shift ettiğinde most significant bit e 0 verilir. Bir önceki assignment ta 0 yerine msb yi veriyorduk şimdi 0 veriyoruz. Tek değişiklik budur.

1.

registers.mem (Before)		registers.mem (After)	
1	00000000000000000000000000000000	1	00000000000000000000000000000000
2	000000000000000000000000000000001	2	000000000000000000000000000000001
3	000000000000000000000000000000001	3	000000000000000000000000000000001
4	000000000000000000000000000000000	4	000000000000000000000000000000010
5	000000000000000000000000000000001	5	000000000000000000000000000000001
6	000000000000000000000000000000010	6	000000000000000000000000000000010
7	000000000000000000000000000000000	7	000000000000000000000000000000011
8	0000000000000000000000000000000110	8	0000000000000000000000000000000110
9	0000000000000000000000000000000101	9	0000000000000000000000000000000101
10	000000000000000000000000000000000	10	0000000000000000000000000000000100
11	0000000000000000000000000000000110	11	0000000000000000000000000000000110
12	0000000000000000000000000000000101	12	0000000000000000000000000000000101
13	000000000000000000000000000000000	13	111111111111111111111111111111000
14	0000000000000000000000000000000110	14	0000000000000000000000000000000110
15	0000000000000000000000000000000101	15	0000000000000000000000000000000101
16	000000000000000000000000000000000	16	0000000000000000000000000000000111
17	0000000000000000000000000000000001	17	0000000000000000000000000000000001
18	0000000000000000000000000000000010	18	0000000000000000000000000000000010
19	000000000000000000000000000000000	19	0000000000000000000000000000000001
20	110000000000000000000000000010100	20	110000000000000000000000000010100
21	0000000000000000000000000000000010	21	0000000000000000000000000000000010
22	000000000000000000000000000000000	22	00000000000000000000000000000000100
23	111000000000000000000000000010111	23	111000000000000000000000000010111
24	0000000000000000000000000000000010	24	0000000000000000000000000000000010
25	000000000000000000000000000000000	25	0000000000000000000000000000000001
26	0000000000000000000000000000000011	26	0000000000000000000000000000000011
27	0000000000000000000000000000000001	27	0000000000000000000000000000000001
28	000000000000000000000000000000000	28	0000000000000000000000000000000010
29	0000000000000000000000000000000010	29	0000000000000000000000000000000010
30	0000000000000000000000000000000001	30	0000000000000000000000000000000001
31	000000000000000000000000000000000	31	0000000000000000000000000000000000
32	000000000000000000000000000000000	32	000000000000000000000000000000000



register.mem(after)

[illegible]