

Дизајн на трифазен инвертор со N-канални MOSFET транзистори за BLDC/PMSM мотор од 3–5 kW, напојуван од 24-V/48-V батерии (20–60 V): енергетски степен, управување на гејтот и аналоген влезен степен со векторско управување (FOC)

Извештај за хардверски дизајн

Целен контролер: STMicroelectronics STM32G473RCT6 Енергетски степен: Infineon IPT015N10N5 (100 V, 1.5 mΩ), ×2 паралелно по позиција Драјвер: Texas Instruments UCC27211A-Q1
Склопна фреквенција 40 kHz Управување на гејтот: 12 V Струен засилувач: TI INA240A2 Набавка: LCSC Electronics

I. Вовед и опсег

Целниот систем е неизолиран трифазен напонски инвертор со заедничко заземјување (common-ground), наменет да управува со произволен трифазен безчеткест еднонасочен или синхрон мотор со перманентни магнети (BLDC/PMSM), под сензорско управување (Hall или квадратурен енкодер) или безсензорско, базирано на повратна електромоторна сила (back-EMF), со целосно векторско управување (FOC). Системот се напојува од батерија со променлив напон: пакет од 24 V (опсег 20–30 V), кој дава околу 3 kW, или пакет од 48 V (опсег 40–60 V), кој дава до 5 kW. Промената на напонот на батеријата е суштинска за дизајнот: *највисокиот* напон (60 V) ги одредува напрезите на блокирање и брзината на нишање dv/dt , додека *најнискиот* напон (20 V) ја дава најголемата струја за дадена моќност и оттаму најлошиот случај и за спроводните загуби и за мерењето на струја. Склопната фреквенција е 40 kHz, над границата на човечкиот слух, така што PWM тонот е нечуен.

Контролерот е STM32G473RCT6 — motor-control MCU базиран на Arm® Cortex®-M4, кој интегрира пет 12-битни ADC-а, шест операционни засилувачи употребливи во режим со програмабилно засилување (PGA) или како follower, седум аналогни компаратори, три напредни тајмери за управување со мотор и бафер за напонска референца (VREFBUF) [1]. Секоја прекинувачка позиција во енергетскиот степен е составена од два паралелно поврзани Infineon OptiMOS™ 5 IPT015N10N5 транзистори (100 V, 1.5 mΩ, 300 A) [3], [4] — четири уреди по гранка на полумостот, дванаесет вкупно — а секоја гранка ја управува по еден gate driver Texas Instruments UCC27211A-Q1, напојуван од 12 V [2]. Фазната струја се мери со in-line shunt, читан од струен засилувач TI INA240A2 [18].

Извештајот го опфаќа целиот хардверски синцир од батеријата до ADC-то на контролерот и е организиран во следните проектни блокови:

- 1) *избор на енергетскиот MOSFET и проверка на електричната компатибилност* со драјверот за целиот опсег на напони на батеријата (Дел IV);
- 2) *колото за управување на гејтот* — bootstrap кондензатор и диода, отпорници на гејтот, асиметрична мрежа за вклучување/исклучување, pull-down отпорници и кондензатори за декуплирање (Дел V);
- 3) *ланецот за мерење на фазна струја* (in-line shunt + засилувач + ADC интерфејс), за сите три фази (Дел VI);
- 4) *ланците за мерење на напон* на DC-сабирницата и на секој од трите фазни јазли (Дел VII);
- 5) *RC snubber* паралелно со енергетските прекинувачи (Дел VIII); и
- 6) *стратегијата за шум и филтрирање* (Дел IX), консолидирана со целосна спецификација на материјали (Дел X).

За секој блок извештајот (а) го објаснува принципот на работа и потребните компоненти, (б) ги изведува управувачките равенки, (в) пресметува нумерички вредности за тековната спецификација, (г) избира

конкретна компонента достапна од дистрибутер и (д) го оправдува изборот. Поглавјето со теоријата на работата (Дел II) ги поставува концептуалните основи — зошто е потребен инвертор за безчеткеста машина, како работат полумостот и bootstrap напојувањето и која е улогата на Miller plateau-то — пред да се премине на пресметките на ниво на компоненти. Две посебни прашања се обработени детално: споредбата на топологиите за мерење на струја што го мотивира in-line изборот (Дел VI-A), и потребата (или непотребата) од ор-амп бафер пред ADC (Дел VII-C).

Секоја квантитативна тврдба и секоја проектна равенка е поткрепена со примарен извор — каталошки лист на производителот или призната апликативна белешка — со активни линкови. Дополнително, секоја избрана компонента мора да биде нарачлива од дистрибутерот LCSC Electronics, при што се претпочитаат компоненти со голем обрт за да биде реална нарачка со количини од 500+; LCSC држи на залиха повеќе од 560 000 SKU од 2600+ производители [24]. Бидејќи залихата кај дистрибутерот се менува секојдневно, спецификацијата на материјали во Дел X ја означува единствената специјална компонента (shunt-от со голема моќност) за потврда на залиха при пуштање на нарачката и нуди алтернатива составена од крајно вообичаени компоненти.

II. Теорија на работата

A. Зошто се користи инвертор за погон на BLDC мотор

Безчеткестиот еднонасочен мотор е, и покрај своето име, синхрона машина за наизменична струја: има ротор со траен магнет и трифазна статорска намотка и нема механички комутатор и четки преку кои конвенционалниот еднонасочен мотор ја префрла струјата меѓу намотките додека роторот се врти [5], [6]. Функцијата на комутација што кај четкастиот мотор ја вршат четките механички затоа мора да се изврши електронски. Инверторот е токму колото што го прави тоа: го претвора еднонасочниот напон на сабирницата со фиксен поларитет (овде обезбеден од батерија) во низа контролирани наизменични фазни струи потребни за да се одржи статорското магнетно поле во вртење пред роторот и со тоа да се произведува континуиран вртежен момент [5], [6].

Во трапезоидното (шестчекорно, 120°) управување — најчестата BLDC шема — шесте прекинувачи на инверторот заземаат шест комбинации на вклучено/исклучено, произведувајќи шест дискретни ориентации на статорското поле по електрична револуција; прекинувачите се чекорат низ оваа низа синхронно со роторот, така што вртежниот момент е секогаш позитивен [5]. Положбата на роторот — потребна за да се знае кога да се чекори — се добива или од Hall сензори поставени на 120° , или, безсензорски, од back-EMF (контраелектромоторната сила) на моментно неенергизираната фаза [5], [6]. Во секој момент една фаза се управува позитивно, една негативно, а трета се остава отворена, совпаѓајќи ја правоаголната струја со трапезоидната back-EMF на моторот за ефикасно производство на момент [5]. PWM применет на спроводните прекинувачи го поставува ефективниот напон, а со тоа и работната точка по брзина и момент [6]. Без инвертор нема начин да се комутира безчеткеста машина — токму затоа енергетската електроника, а не четките, го дефинира погонот.

B. Како работи инверторското коло

Енергетскиот степен е трифазен мост: три идентични „гранки“ (полумостови), по една за секоја фаза на моторот, секоја составена од high-side и low-side прекинувач поврзани во серија преку еднонасочната сабирница, со фазата на моторот приклучена на нивната средна точка. Во овој дизајн секој прекинувач е составен од два паралелно поврзани IPT015N10N5 транзистори, па една гранка содржи четири MOSFET-а, а целиот мост дванаесет.

Во рамките на една гранка двата прекинувачи работат комплементарно — никогаш и двата истовремено вклучени, што би ја кратко споило сабирницата (shoot-through). Вклучувањето на high-side прекинувачот ја поврзува фазата со позитивната сабирница; вклучувањето на low-side прекинувачот ја поврзува со масата; оставањето на двата исклучени ѝ дозволува на фазата да лебди (што се користи за неенергизираната фаза и за следење на back-EMF) [5], [6]. Чекорењето на трите гранки низ шестчекорната шема ја циркулира струјата низ парови фази по редоследот што произведува ротирачко статорско поле [5]. За време на dead-time-от меѓу состојбите на прекинувачите, телесните диоди (body diode) на MOSFET-ите — заедно со индуктивноста на моторот — ја обезбедуваат freewheeling патеката за индуктивната фазна струја; телесната диода на

IP015N10N5 е карактеризирана токму за оваа намена ($V_{SD} \approx 0.85 \text{ V}$, $Q_{rr} \approx 316 \text{ nC}$) [3]. Отпорничкиот карактер на спроводната состојба на MOSFET-от ($R_{DS(on)}$ од само $1.5 \text{ m}\Omega$, дополнително преполовена со паралелното поврзување) ги држи спроводните загуби ниски при струите од редот на 100 A [3], [7].

C. Намена на секоја компонента

- **Енергетски MOSFET-и (IP015N10N5, $\times 2$ по позиција):** контролираните прекинувачи што ја поврзуваат секоја фаза со сабирниците. Двата паралелно поврзани уреди ја преполовуваат ефективната отпорност во спроводна состојба и ги делат загубата и топлината; нивниот позитивен температурен коефициент на $R_{DS(on)}$ го прави делењето самостабилизирачко [7].
- **Gate driver (UCC27211A-Q1):** ја претвора PWM логиката на контролерот во високострујното 12 V управување на гејтот потребно за брзо прекинување на MOSFET-ите, го поместува нивото на high-side сигналот до лебдечкиот јазол на прекинување и спроведува UVLO заштита [2]. Драјверите постојат токму затоа што логичкиот излез (често 3.3 V , $\leq 1 \text{ A}$) не може ниту целосно да спроведе енергетски MOSFET, ниту да ја испорача врвната струја за брзо прекинување, и затоа што гејтот на high-side уредот мора да биде референциран кон јазол што се ниша до напонот на сабирницата [2], [7].
- **Bootstrap кондензатор:** лебдечкиот резервоар на енергија што го напојува high-side драјверот додека јазолот на прекинување е висок (в. Дел II-D).
- **Bootstrap диода (внатрешна):** еднонасочен вентил што го надополнува bootstrap кондензаторот од V_{DD} кога јазолот на прекинување е низок и го блокира напонот на сабирницата кога е висок [2], [8].
- **Отпорници на гејтот:** ја поставуваат и ограничуваат струјата на гејтот, го наштелуваат dv/dt заради ЕМИ и ги пригушуваат и балансираат паралелните гејтови [7].
- **Pull-down отпорници гејт–извор:** ги држат MOSFET-ите исклучени при вклучување на напојувањето и додаваат имунитет на вклучување од dv/dt [7].
- **Кондензатори за декупирање:** ги напојуваат брзите струјни импулси на гејтот локално, така што 12 V сабирницата и преднапонот на драјверот не се рушат при прекинување [2].
- **Капацитивност на DC-link:** ја вкрутува сабирницата против големата бранувачка струја на полумостот и го ограничува надскокот при комутација во рамки на оценката од 100 V на уредот.

D. Bootstrap колото: работа, потреба и улогата на Miller plateau

a) *Зошто полумост само со N-канални транзистори бара bootstrap напојување:* N-каналните MOSFET-и се претпочитаат за полумостот бидејќи, за дадена површина на чипот и напон, имаат многу пониска $R_{DS(on)}$ од P-каналните уреди. Но N-канален MOSFET се вклучува само кога неговиот **гејт е неколку волти над неговиот извор**. Кај low-side уредот изворот е на маса, па 12 V управување референцирано кон маса работи директно. Кај high-side уредот изворот е јазолот на прекинување, кој се крева до полниот напон на сабирницата кога тој уред е вклучен; за да остане вклучен, гејтот мора да се управува $\approx 12 \text{ V}$ над сабирницата — напон што не постои никаде во систем со една сабирница [2], [7]. Bootstrap колото го создава ова лебдечко high-side напојување евтино, користејќи само диода и кондензатор [8].

b) *Како работи:* Кога low-side прекинувачот е вклучен, јазолот на прекинување (и пинот HS) се влече кон маса; bootstrap кондензаторот, поврзан меѓу HB и HS, се полни од 12 V сабирницата V_{DD} низ bootstrap диодата до $\approx V_{DD} - V_F \approx 11 \text{ V}$ [2], [8]. Кога потоа high-side-от се вклучува, јазолот на прекинување се крева до напонот на сабирницата; bootstrap диодата станува обратно поларизирана (го блокира напонот на сабирницата), а наполнетиот кондензатор „се вози нагоре“ заедно со јазолот на прекинување, држејќи го пинот HB $\approx 11 \text{ V}$ над HS и така обезбедувајќи го лебдечкиот преднапон што го држи high-side MOSFET-от целосно спроводен [2], [8]. Кондензаторот повторно се дополнува во секој циклус кога low-side-от следно се вклучува — поради што е потребно минимално време на спроводност на low-side-от (освежување) и поради што Дел V-A мораше да ги провери и опаѓањето и полнењето [8], [9].

c) *Каде влегува Miller plateau:* За време на секое вклучување напонот на гејтот расте, паузира на рамното „Miller plateau“ ($\approx 4.4 \text{ V}$ овде [3]), потоа повторно расте. Паузата настанува бидејќи, штом каналот ја носи полната струја на оптоварување, целата струја за управување на гејтот се пренасочува во празнење на капацитивноста гејт–одвод C_{GD} , така што напонот на одводот може да се ниша; во текот на овој интервал V_{GS} е стегнат и се движи само напонот на одводот [7]. Интервалот на платото (заедно со интервалот од прагот

ТАБЕЛА I
Зададени параметри на дизајнот.

Параметар	Вредност	Образложение / извор
Извор на напојување	Батерии (24 V или 48 V пакет)	Напонот варира со состојбата на полнење на батеријата
Напон на DC-сабирницата (DC-link)	24 V пакет: 20–30 V 48 V пакет: 40–60 V	$V_{bus,max} = 60 \text{ V}$ (полна 48 V батерија), $V_{bus,min} = 20 \text{ V}$ (празна 24 V батерија)
Излезна моќност	$\approx 3 \text{ kW}$ (24 V пакет) / $\approx 5 \text{ kW}$ (48 V пакет)	При номинален напон
Склопна фреквенција, f_{sw}	40 kHz	Над границата на човечкиот слух ($\sim 20 \text{ kHz}$), па PWM тонот е нечуен
Прекинувачки уред	IPT015N10N5, $\times 2$ паралелно по позиција	100 V, 1.5 m Ω OptiMOS™ 5, оптимизиран за апликации со голема струја [3], [4]
Gate driver	UCC27211A-Q1, $\times 1$ по фаза	120 V boot, 3.7 A/4.5 A полумостен драјвер со вградена boot диода [2], [10]
Напон за управување на гејтот, V_{DD}	12 V	Во работниот опсег 8–17 V на уредот [2]

до платото) е токму прозорецот во кој уредот истовремено издржува висок напон и носи висока струја, па тоа е местото каде што се генерира загубата при прекинување [7]. Miller полнежот Q_{gd} што мора да се протурка низ платото е удвоен со паралелното поврзување (овде $\approx 102 \text{ nC}$ во најлош случај), а *брзината* на напонската транзиција ја поставува тоа колку струја драјверот може да втисне во гејтот на нивото на платото — а не неговата врвна струја при полн V_{DD} [7].

d) *Зошто се потребни големи изворни и понорни струи.*: Анализата на Balogh го истакнува тоа експлицитно: најважната карактеристика на еден gate driver е неговата способност за извор и понор *околу напонот на Miller plateau-то* ($\sim 5 \text{ V}$), бидејќи таа струја одредува колку брзо се одвива напонската транзиција на одводот и оттаму загубата при прекинување [7]. Голема **изворна** струја (3.7 A) брзо го управува гејтот низ платото при вклучување, рушејќи го V_{DS} за $\approx 28 \text{ ns}$ (Дел V-C) и минимизирајќи ја загубата при вклучување [2], [7]. Голема **понорна** струја (4.5 A) го прави истото при исклучување и, што е клучно, го држи гејтот на *исклучениот* уред цврсто на маса додека спротивниот прекинувач го ниша споделениот јазол: силниот понор ја надвладува Miller струјата инјектирана низ C_{GD} , спречувајќи dv/dt -индуцирано (Miller) вклучување и резултирачкиот shoot-through [2], [7]. Со два паралелни MOSFET-и со висок Q_g по позиција, токму оваа висока струјна способност прави еден канал на драјверот да биде доволен — и затоа TI ја пласира струјата на уредот специфично за „управување на големи енергетски MOSFET-и ... низ Miller plateau-то“ [2].

III. Спецификација на дизајнот и работен опсег

Зададените параметри на дизајнот се сумирани во Табела I. Хардверот за енергетскиот степен мора да биде димензиониран за најголемата струја што инверторот може да ја носи; истата струја ги одредува вредноста на shunt-от и засилувањето на струјниот засилувач. Бидејќи моторот се напојува од батерија со променлив напон, струите за најлош случај мора да се проценат при *најнискиот* напон на пакетот, зашто за дадена моќност струјата расте кога напонот опаѓа ($I = P/V$).

A. Струја на сабирницата за најлош случај (термичко димензионирање)

Конзервативна граница се добива ако се претпостави дека конверторот сè уште бара номинална моќност и при празна батерија:

- пакет 24 V (празен, 20 V), $3 \text{ kW} \rightarrow I_{bus,max} = 3000/20 = 150 \text{ A}$;
- пакет 48 V (празен, 40 V), $5 \text{ kW} \rightarrow I_{bus,max} = 5000/40 = 125 \text{ A}$.

Меродавната струја за термичко димензионирање затоа е $\approx 150 \text{ A}$ (24 V пакет при празна батерија); за споредба, при номинален напон струите се $5000/48 \approx 104 \text{ A}$ и $3000/24 \approx 125 \text{ A}$. Бидејќи во секоја позиција се поврзани паралелно два уреди, секој MOSFET носи приближно половина од оваа струја, т.е. до $\approx 75 \text{ A}$ во

ТАБЕЛА II
Работни точки и резултантна фазна струја од (2) (PF = 0.9).

Напојување / мотор	V_{bus} (V)	P (kW)	I_{ph} (A,rms)	$\hat{I}_{ph}$ (A,врв)
24 V бат., 3 kW	20 (мин)	3	136.1	192.5
24 V бат., 3 kW	30 (макс)	3	90.7	128.3
48 V бат., 5 kW	40 (мин)	5	113.4	160.4
48 V бат., 5 kW	60 (макс)	5	75.6	106.9

најлош случај, што е далеку под континуираната оценка од 2×250 A ($T_C = 100^\circ\text{C}$) на паралелниот пар [3]. Спроводната загуба по уред во овој најлош случај е $P = I^2 R_{DS(on)} = 75^2 \times 1.5 \text{ m}\Omega \approx 8.4$ W (моментно, при спроводност), што бара соодветно ладење.

B. Фазна струја за најлош случај (мерење на струја)

Електричната влезна моќност P е еднаква на излезната АС моќност на инверторот поделена со ефикасноста на конверторот η ; земањето $\eta \rightarrow 1$ е конзервативната претпоставка (што ја максимизира струјата). За синусоидно модулиран трифазен инвертор со просторно-векторска PWM (SVPWM), максималната амплитуда на основната хармоника на фазниот напон е $\hat{V}_{ph} = V_{bus}/\sqrt{3}$, па максималниот RMS фазен напон е

$$V_{ph,rms} = \frac{V_{bus}}{\sqrt{6}}. \quad (1)$$

Со три фази и фактор на моќност на поместување $PF = \cos \varphi$, АС моќноста е $P = 3 V_{ph,rms} I_{ph} PF$. Со замена на (1) и решавање по RMS фазната струја,

$$I_{ph} = \frac{\sqrt{6}}{3} \frac{P}{V_{bus} PF} \approx 0.816 \frac{P}{V_{bus} PF} \quad (2)$$

која е најголема при минимален напон на сабирницата и минимален фактор на моќност. Равенката (2) ја дава струјата во номиналната работна точка; треба да се забележи дека мотор при ниска брзина и висок вртежен момент може да бара споредлива фазна струја при пониска моќност на сабирницата, па (2) се користи како термичка/континуирана проектна точка, а дополнителна резерва се остава за преодни и stall услови во опсегот на засилувачот (Дел VI-C).

Ограничувачката работна точка е 3 kW при 20 V: $I_{ph}^{\max} \approx 136$ A RMS, $\hat{I}_{ph}^{\max} \approx 193$ A врв (Табела II). Ова е под номиналната граница од 300 A за пакувањето на IPT015N10N5 [4], што потврдува дека енергетскиот степен е во согласност и со фазната струјна цел. Сите вредности за мерење на струја во Дел VI се однесуваат на оваа работна точка.

IV. Избор и компатибилност на енергетските компоненти

A. Infineon IPT015N10N5 — клучни параметри

IPT015N10N5 е N-канален OptiMOSTM 5 енергетски транзистор во TO-Leadless (PG-HSOF-8, „TOLL“) куќиште, кое Infineon експлицитно го опишува како идеално за прекинување со висока фреквенција и наменето за погони на лесни електрични возила, виљушкари и електрични алати [3], [4]. Параметрите релевантни за овој дизајн се сумирани во Табела III; сите вредности се од каталожниот лист рев. 2.4, освен ако не е поинаку наведено [3].

Особина што директно го оправдува паралелното поврзување е позитивниот температурен коефициент на $R_{DS(on)}$ (околу +0.7 до +1 %/°C кај енергетските MOSFET-и): уред што спроведува поголема струја повеќе се загрева, неговата отпорност расте и струјата се прелева кон соседниот уред, така што паралелните MOSFET-и самостојно ги изедначуваат своите струи [7]. Ова е стандардната причина зошто MOSFET-ите — за разлика од биполарните транзистори — се добро прилагодени за паралелна работа [7].

ТАБЕЛА III
Клучни параметри на IPT015N10N5 [3].

Симбол	Параметар	Вредност / забелешка
V_{DS}	Напон одвод–извор	100 V (апсолутен максимум)
$R_{DS(on)}$	Отпорност во спроводна состојба ($V_{GS} = 10$ V)	1.3 m Ω тип. / 1.5 m Ω макс.
I_D	Континуирана струја на одвод	353 A ($T_C = 25$ °C); 250 A ($T_C = 100$ °C)
$V_{GS(th)}$	Прагов напон на гејтот	2.2 / 3.0 / 3.8 V (мин./тип./макс.)
$V_{plateau}$	Напон на Miller plateau	4.4 V тип. (при $I_D = 100$ A)
C_{iss}	Влезна капацитивност	12 nF тип. / 16 nF макс.
C_{oss}	Излезна капацитивност	1.8 nF тип.
C_{rss}	Преносна (reverse-transfer) капацитивност	80 pF тип. / 140 pF макс.
R_G	Внатрешна отпорност на гејтот	1.4 Ω тип. / 2.1 Ω макс.
Q_g	Вкупен полнеж на гејтот (0–10 V)	169 nC тип. / 211 nC макс.
Q_{gs}	Полнеж гејт–извор	53 nC
Q_{gd}	Полнеж гејт–одвод (Miller)	34 nC тип. / 51 nC макс.
g_{fs}	Трансконтуктанса	140 S мин. / 280 S тип.
V_{SD}	Напон на телесната диода (body diode)	0.85 V тип. / 1.2 V макс.
$V_{GS,max}$	Граничен напон гејт–извор	± 20 V

ТАБЕЛА IV
Клучни параметри на UCC27211A-Q1 [2].

Симбол	Параметар	Вредност
V_{DD}	Напојување (работно / апс. макс.)	8–17 V / 20 V
$I_{O,source} / I_{O,sink}$	Врвна излезна струја	3.7 A / 4.5 A
V_{DDR}	UVLO праг на V_{DD} (растечки)	7.0 V (хистереза 0.5 V)
V_{HBR}	UVLO праг на high-side (HB–HS, растечки)	6.7 V (хистереза 1.1 V)
V_{HB}	Макс. напон на boot напојувањето	120 V (HB–HS макс. 20 V)
V_{HS}	Опсег на јазолот на прекинување	–(24 – V_{DD}) V (–12 V при 12 V), до 105 V (препорачано)
V_F	Пад на напон на boot диодата	0.85 V (@100 μ A) / 1.05 V (@100 mA) макс.
R_D	Динамичка отпорност на boot диодата	0.55 Ω тип.
t_{PD}	Доцнење на простирање (propagation delay)	20 ns тип.
t_R/t_F	Време на пораст/опаѓање (1 nF)	7.2 ns / 5.5 ns
I_{HB}	Струја на мирување на boot	0.12 mA макс.
SR_{HS}	Макс. slew rate на HS	50 V/ns
C_{HB}	Препорачан опсег на boot кондензатор	0.022–0.1 μ F (зависно од полнежот на гејтот)
C_{VDD}	Препорачано декуплирање на V_{DD}	0.22–4.7 μ F

B. Texas Instruments UCC27211A-Q1 — клучни параметри

UCC27211A-Q1 е AEC-Q100 квалификуван 120 V high-side/low-side полумостен gate driver, дизајниран да управува два N-канални MOSFET-и со независни влезови; неговиот лебдечки high-side степен може да работи до 120 V, а 120 V bootstrap диода е интегрирана на чипот, така што надворешна boot диода не е задолжителна [2], [10]. Релевантните параметри, сите од каталошкиот лист SLUSCG0C, се дадени во Табела IV [2].

C. Внатрешна архитектура на UCC27211A-Q1

TI го дели уредот на пет функционални блока: влезни степени, UVLO заштита, поместување на ниво (level shift), boot диода и излезни драјверски степени [2].

- **Влезни степени.** Независни HI и LI влезови со ≈ 68 k Ω pull-down, ≈ 4 pF влезна капацитивност и TTL-компатибилни прагови (растечки 2.3 V, опаѓачки 1.6 V) со широка хистереза за имунитет на шум; влезовите

поднесуваат -10 до $+20$ V и се независни од V_{DD} , па прифаќаат и логика од микроконтролер и сигнали од аналоген контролер [2].

- **UVLO заштита.** Посебни монитори на V_{DD} и на лебдечкото $V_{HB} - V_{HS}$ напојување ги принудуваат излезите ниски додека преднапонот не е валиден. Прагот на V_{DD} е 7 V (хистереза 0.5 V), а симетричниот high-side праг е 6.7 V (хистереза 1.1 V), така што high-side-от и low-side-от се исклучуваат заедно [2].
- **Поместување на ниво (level shift).** Ја преведува командата на high-side влезот, референцирана кон маса, нагоре до лебдечкиот high-side излезен степен референциран кон HS, со тесно (≈ 4 ns типично) усогласување на доцнењето меѓу каналите, за да се избегне временска нерамнотежа во полумостот [2].
- **Boot диода.** 120 V bootstrap диодата е интегрирана (анода V_{DD} , катода HB), елиминирајќи надворешна диода и освежувајќи го C_{BOOT} во секој циклус кога HS оди ниско [2].
- **Излезни степени.** Low-side степенот е референциран $V_{DD} \rightarrow V_{SS}$, а high-side степенот $V_{HB} \rightarrow V_{HS}$; двата обезбедуваат 3.7 A извор / 4.5 A понор со брзи (7.2 ns пораст / 5.5 ns опаѓање во 1 nF) излези со ниска импеданса и доцнење на простирање од 20 ns [2].

а) *Проектни равенки од каталошкиот лист.*: Дисипацијата на драјверот се дели на еднонасочен и прекинувачки дел [2]:

$$P_{DISS} = P_{DC} + P_{SW}, \quad P_{DC} = I_Q \times V_{DD}, \quad (3)$$

со $I_Q < 0.17$ mA, па P_{DC} е занемарлив [2]. Прекинувачкиот дел се изведува од енергијата за полнење на гејтот, претставена како еквивалентен кондензатор [2]:

$$E_G = \frac{1}{2} C_{LOAD} V_{DD}^2, \quad P_G = C_{LOAD} V_{DD}^2 f_{SW} = Q_G V_{DD} f_{SW}, \quad (4)$$

каде што гејтот на MOSFET-от е претставен преку неговиот полнеж низ $Q_G = C_{LOAD} V_{DD}$ [2]. Половина од P_G се дисипира при вклучување, а половина при исклучување; со надворешни отпорници на гејтот оваа загуба се дели меѓу драјверот и отпорниците [2]. Истиот израз се појавува кај Balogh како загуба за управување на гејтот, $P_{GATE} = V_{DRV} Q_G f_{DRV}$, чиј член $Q_G f_{DRV}$ е просечната струја на преднапон на гејтот [7]. За овој дизајн, моќноста за управување на гејтот по драјвер (двата прекинувачи на една гранка, 12 V, 40 kHz, ≈ 465 nC секој) е приближно

$$P_G \approx 2 \times Q_{g, \text{поз}} V_{DD} f_{SW} = 2 \times 465 \text{ nC} \times 12 \text{ V} \times 40 \text{ kHz} \approx 0.45 \text{ W по драјвер}, \quad (5)$$

поделена меѓу драјверот и осумте отпорници на гејтот на гранката — удобно во рамки на дисипацијата на SO-PowerPAD куќиштето кога е изведено според упатствата на TI (драјвер близу MOSFET-ите, декупирање директно кај пиновите, тесни кола на гејтот) [2]. Барањето за врвна струја е сопствениот проектен критериум на каталошкиот лист: драјверот мора да го испорача Miller полнежот во рамки на целното време на транзиција, $I_{PEAK} = Q_{GD}/dt$, и способноста од 3.7 A е проверена наспроти ова во Дел V-C [2].

D. Заклучок за компатибилноста

Табела V ги сумира проверките на компатибилноста за целиот опсег на напони на батериите.

Спрегата е електрично исправна за целиот опсег на напони на батериите. При највисокиот напон на сабирницата (60 V при полна 48 V батерија) 100 V класата дава DC маргина од $\approx 1.67\times$ и околу 40 V резерва за надскокот на V_{DS} при исклучување предизвикан од $L \cdot di/dt$; ова е поудобно отколку што изгледа, но го прави управувањето на брзината на исклучување (преку асиметричната мрежа на отпорници во Дел V-D) уште поважно отколку на фиксна 48 V сабирница. Единствената точка што бара квантитативна проверка — бидејќи дизајнот паралелно поврза два MOSFET-и со висок Q_g по прекинувач — е дали еден канал на UCC27211A-Q1 може доволно брзо да го наполни и испразни *удвоениот* полнеж на гејтот. Ова е разгледано во Дел V-C и во димензионирањето на bootstrap-от во Дел V-A и е причината зошто стандардниот 0.1 μ F bootstrap кондензатор препорачан во каталошкиот лист мора да се преиспита за оваа оптоварувачка состојба.

V. Дизајн на колото за управување на гејтот

Низ целиот овој дел, полнежот на гејтот за една *прекинувачка позиција* е двојно поголем од оној на еден уред, бидејќи се поврзани паралелно два MOSFET-и:

$$Q_{g, \text{поз}} = 2 \times Q_g = 2 \times 211 \text{ nC} = 422 \text{ nC} \quad (\text{најлош случај, до 10 V}) [3]. \quad (6)$$

ТАБЕЛА V
Проверка на компатибилноста на компонентите.

Проверка	Барање	Овој дизајн	Исход
Напон на блокирање	$V_{DS} \gg V_{bus,max}$ вкл. ringing	100 V наспроти 60 V; $\approx 1.67 \times$ DC маргина	Поминува — ≈ 40 V резерва за надскок при исклучување [3]
Напон на high-side напојувањето	$V_{HB} > V_{bus,max}$	120 V boot, 105 V препорачано HS, наспроти 60 V	Поминува [2]
Ниво на управување на гејтот	$V_{GS,max} > V_{DD} \geq$ полна спроводливост	± 20 V граница, управуван на 12 V	Поминува [3], [2]
UVLO	$V_{DD} > UVLO$	12 V наспроти 7 V (V_{DD}), 6.7 V (HB)	Поминува [2]
Негативно ringing на јазолот	HS поднесува потсек	-12 V преодна способност при $V_{DD} = 12$ V	Поминува [2]
Струен капацитет	$I_D \gg$ струја на гранката	2×250 A (100°C) наспроти ≈ 75 A (најлош случај при $V_{bus,min} = 20$ V)	Поминува [3]
Сила на управување наспроти полнеж	Доволна струја низ Miller plateau за <i>паралелниот</i> полнеж	в. Дел V-C	Поминува

Бидејќи гејтот се управува до 12 V наместо до 10 V (при кои е специфициран Q_g), и бидејќи кривата на полнежот е речиси рамна над ~ 7 V (па дополнителниот полнеж од 10 до 12 V е претежно линеарниот член C_{GS}), се додава резерва од $\approx 10\%$. Дополнително, Q_g е специфициран при напон одвод-извор од 50 V [3]; при најлошиот напон на сабирницата од 60 V, Miller полнежот Q_{gd} (кој зависи од нишањето на напонот на одводот) е маргинално поголем за неколку nC по уред (бидејќи C_{rss} нагло опаѓа со напонот), но и тоа е опфатено со истата резерва. Резултирачката проектна вредност е

$$Q_{g, \text{поз, проект}} \approx 465 \text{ nC по прекинувачка позиција.} \quad (7)$$

A. Bootstrap кондензатор

а) *Метод.*: Bootstrap кондензаторот C_{BOOT} го обезбедува целиот полнеж потребен за вклучување на high-side уредот и за напојување на струјата на мирување на high-side степенот во текот на спроводноста на high-side-от, додека опаѓа за не повеќе од дозволената вредност ΔV_{BS} [8], [11]. Управувачките равенки се

$$\Delta V_{BS} \leq V_{DD} - V_F - V_{GS, \min} - V_{DS, on}, \quad (8)$$

$$Q_{TOTAL} = Q_{g, \text{поз}} + \frac{I_{QBS} + I_{LK}}{f_{SW}} + Q_{LS}, \quad C_{BOOT} \geq \frac{Q_{TOTAL}}{\Delta V_{BS}}, \quad (9)$$

со дополнителна резерва од $\sim 20\%$ препорачана за толеранции и за опаѓањето на капацитивноста кога диодата е интегрирана [12].

б) Бројки.

- Пад на boot диодата при релевантната струја на полнење: $V_F \approx 0.9$ V [2].
- Се бара гејтот на high-side-от да остане целосно спроводен, $V_{GS, \min} \approx 10$ V; low-side $V_{DS, on} \approx 0.1$ V. Тогаш *дозволеното* опаѓање според (8) е $\Delta V_{BS} \leq 12 - 0.9 - 10 - 0.1 = 1.0$ V [8]. Се избира конзервативна проектна цел од $\Delta V_{BS} = 0.5$ V, што го задржува лебдечкото напојување на ≈ 10.6 V — далеку над 6.7 V UVLO прагот на HB [2].
- Полнеж од мирување/протекување во текот на најлошото време на спроводност на high-side-от. Со $I_{QBS} = 0.12$ mA [2], MOSFET $I_{GSS} = 2 \times 100$ nA [3] и висок duty cycle $D_{max} \approx 0.95$ (па $t_{HS} = 0.95/40$ kHz = 23.75 μ s):

$$Q_{leak} \approx (0.12 \text{ mA})(23.75 \mu\text{s}) \approx 2.9 \text{ nC} \ll Q_{g, \text{поз}}. \quad (10)$$

Полнежот на гејтот целосно доминира, па

$$Q_{TOTAL} \approx 465 \text{ nC} + 3 \text{ nC} \approx 468 \text{ nC}, \quad (11)$$

$$C_{BOOT} \geq \frac{468 \text{ nC}}{0.5 \text{ V}} \approx 0.94 \mu\text{F}. \quad (12)$$

Со примена на препорачаната резерва и со отчитување на опаѓањето на капацитивноста при DC-преднапон кај керамичките кондензатори од класа II, избраната вредност е

$C_{BOOT} = 2.2 \mu\text{F}$, X7R, $\geq 25 \text{ V}$, керамички со ниска ESR, поставен директно меѓу пиновите HB–HS [2], [12].

с) *Забелешка за опсегот 0.022–0.1 μF од каталошкиот лист.*: Тој опсег е точен за еден MOSFET со $\sim 30\text{--}90 \text{ nC}$ полнеж на гејтот [2]; овде паралелниот пар бара $\approx 5\times$ повеќе полнеж, што е токму причината зошто каталошкиот лист наведува дека вредноста зависи од полнежот на гејтот на high-side MOSFET-от [2]. Со употреба на $0.1 \mu\text{F}$ би се добило опаѓање од $468 \text{ nC}/0.1 \mu\text{F} \approx 4.7 \text{ V}$ по циклус — доволно за недоволно управување или дури за активирање на high-side UVLO. Затоа поголемата вредност од $2.2 \mu\text{F}$ не е опционална за оваа оптоварувачка состојба.

д) *Проверка на полнењето.*: Кондензаторот го надополнува само $\approx 468 \text{ nC}$ отстранет во секој циклус, а не целиот полнеж. При најлош duty cycle, времето на спроводност на low-side-от е $\approx 1.25 \mu\text{s}$; потребната просечна струја на полнење е $468 \text{ nC}/1.25 \mu\text{s} \approx 0.37 \text{ A}$, додека интегрираната 0.55Ω boot диода може почетно да испорача $(12 - 0.9)/0.55 \approx 20 \text{ A}$ [2]. Затоа полнењето е удобно при 40 kHz . При многу мала брзина на моторот со duty cycle близу 100 % на high-side-от, прозорецот за надополнување се намалува и може да биде потребен периодичен low-side освежувачки импулс — позната ограниченост на сите bootstrap напојувања [8], [9].

B. Bootstrap диода

UCC27211A-Q1 ја интегрира bootstrap диодата (анода кон V_{DD} , катода кон HB); таа е оценета на 120 V , има типична динамичка отпорност од 0.55Ω , пад на напон од $\approx 0.9\text{--}1.05 \text{ V}$ при 100 mA и време на исклучување од 20 ns [2]. За овој дизајн внатрешната диода е соодветна: Дел V-A покажува дека и струјата на полнење и опаѓањето се удобно во рамки на нејзината способност, а нејзината 120 V оценка ја надминува 48 V сабирницата со голема маргина [2].

Опционална надворешна диода паралелно со внатрешната може да се додаде ако проектантот сака дополнително да го намали падот на напон при полнење и опаѓањето по циклус. Ако се користи, мора да задоволи [8], [9]: обратен напон $\geq V_{bus} + V_{DD}$ маргина $\rightarrow$ се избира **100 V** компонента за совпаѓање со напонската класа на MOSFET-от; брзо обратно закрепнување (reverse recovery, $t_{rr} \leq 50 \text{ ns}$) или Schottky; и струја на спроводност $\geq$ врвната струја на полнење ($\geq 1 \text{ A}$ е доволно). Бидејќи функцијата веќе е обезбедена на чипот, оваа компонента е надградба, а не неопходност.

C. Отпорници на гејтот и проверка на врвната струја / Miller

а) *Барање за пригушување (Balogh).*: Оптималниот надворешен отпорник на гејтот за критично пригушување на резонанцата во колото на гејтот, формирана од индуктивноста на изворот L_S и C_{iss} , е [7]

$$R_{GATE,OPT} = 2\sqrt{\frac{L_S}{C_{ISS}}} - (R_{DRV} + R_{G,I}). \quad (13)$$

За куќиштето TOLL со ниска индуктивност (L_S од редот на 1 nH) и $C_{iss} = 12 \text{ nF}$, $2\sqrt{L_S/C_{ISS}} \approx 0.58 \Omega$, додека излезната импеданса на драјверот плус внатрешната отпорност на гејтот ($R_{DRV} + R_{G,I}$) веќе ја надминуваат. Резултатот е негативен, што значи дека колото е **веќе прекумерно пригушено само од импедансата на драјверот и внатрешната отпорност на гејтот од 1.4Ω** [7], [3]. Затоа надворешниот отпорник на гејтот се избира не за пригушување, туку за: (i) да ја држи споделената излезна струја на драјверот во рамки на оценката, (ii) да го наштетува dv/dt заради EMI и (iii) да ги избалансира двата паралелни уреди.

b) Поединечни отпорници.: Најдобрата практика за паралелни MOSFET-и е *поединечен* отпорник на гејтот кај секој гејт (по два по прекинувачка позиција) наместо еден заеднички, така што секоја тенденција двата уреди да осцилираат еден против друг се пригушува и нивното прекинување се балансира. Се избира стандардна вредност

$$R_{G,ext} = 2.2 \, \Omega \text{ (по еден на секој MOSFET, E24),}$$

блиску до $1.8 \, \Omega$ при кои се карактеризирани времињата на прекинување на IPT015N10N5 [3].

c) Проверка на врвната струја / dv/dt.: Miller plateau е на $V_{plateau} = 4.4 \, \text{V}$ [3]. Со гејтот задржан на платото, мрежата би *барала* по уред

$$I_G = \frac{V_{DD} - V_{plateau}}{R_{G,ext} + R_{G,I}} = \frac{12 - 4.4}{2.2 + 1.4} \approx 2.1 \, \text{A}, \quad (14)$$

т.е. $\approx 4.2 \, \text{A}$ за двата уреди заедно. Ова ја надминува границата на изворната струја на драјверот од $3.7 \, \text{A}$ [2], па драјверот ја ограничува струјата на $3.7 \, \text{A}$ и напонот на јазолот опаѓа — драјверот, а не отпорникот, ја одредува брзината. Времето за испорака на комбинираниот Miller полнеж ($2 \times 51 \, \text{nC} = 102 \, \text{nC}$ макс.) при $3.7 \, \text{A}$ е

$$t_{Miller} = \frac{Q_{gd,poz}}{I_{O,source}} = \frac{102 \, \text{nC}}{3.7 \, \text{A}} \approx 28 \, \text{ns}, \quad (15)$$

што дава, на најлошиот случај на сабирницата од $60 \, \text{V}$ (полна $48 \, \text{V}$ батерија),

$$\frac{dV_{DS}}{dt} \approx \frac{60 \, \text{V}}{28 \, \text{ns}} \approx 2.1 \, \text{V/ns}, \quad (16)$$

што е умерено (добро за спроведено ЕМИ) и далеку под границата на slew rate од $50 \, \text{V/ns}$ на пинот HS [2].

Ова го потврдува клучното прашање за компатибилноста: **дури и со удвоениот полнеж на гејтот од паралелното поврзување, еден канал на UCC27211A-Q1 го прекинува парот за под $30 \, \text{ns}$ — токму за што е наменета оценката $3.7 \, \text{A}/4.5 \, \text{A}$ на уредот, имено „управување на големи енергетски MOSFET-и со минимизирани прекинувачки загуби при преминот низ Miller plateau-то“ [2]. Сепак, единствената вредност од $2.2 \, \Omega$ изведена овде е само *симетрична основа*: Дел **V-D** ја префинува во асиметрична мрежа за вклучување/исклучување, која е конфигурацијата што всушност е усвоена.**

D. Асиметрична (поделена) мрежа на отпорници на гејтот

Единствениот отпорник од Дел **V-C** принудува една вредност да служи за двата фронта на прекинување, што е компромис. Овој дел го заменува со **асиметрична** мрежа што ги поставува брзините на вклучување и исклучување независно — побавно, помекко вклучување и брзо исклучување со ниска импеданса — која е конфигурацијата усвоена во финалниот дизајн.

a) Топологија.: По MOSFET, секогаш присутниот сериски отпорник R_{on} ја носи струјата на вклучување (изворна), а гранка од R_{off} **во серија со OFF диода** D_{off} се поставува паралелно со него. D_{off} е ориентирана со анода кон гејтот и катода кон излезот на драјверот, така што спроведува *само кога гејтот се влече надолу* (исклучување / dv/dt стегач). Следствено,

$$R_{g(on)} = R_{on}, \quad R_{g(off)} = R_{on} \parallel (R_{off} + R_D). \quad (17)$$

При вклучување D_{off} е обратно поларизирана и гејтот гледа само R_{on} ; при исклучување двете патеки спроведуваат и гејтот ја гледа пониската паралелна комбинација [7], [13]. (Со една OFF диода, R_{on} останува во патеката на исклучување; пониската гранка R_{off} едноставно го шунтира, поради што $R_{g(off)}$ е паралелна комбинација, а не само R_{off} .)

b) Проектна насока — бавно вклучување, брзо исклучување.: За тврдо прекинуван полумост, претпочитаната асиметрија е *побавно вклучување, побрзо исклучување* [13], [14], [15]. Побрзото вклучување го зголемува di/dt на струјата на одводот, што ја зголемува струјата на обратно закрепнување (reverse recovery) на *телесната freewheeling диода на комплементарниот уред*; телесната диода на IPT015N10N5 складира $Q_{rr} \approx 316 \, \text{nC}$ ($t_{rr} \approx 103 \, \text{ns}$) [3], па намерно омекнатото вклучување го ограничува тој врв на закрепнување, придружната загуба и ЕМИ што таа ги генерира [13], [14]. Спротивно на тоа, исклучувањето има корист од тоа да биде брзо и со ниска импеданса: ги намалува загубите при исклучување и, што е клучно, го држи гејтот на *исклучениот* уред цврсто кон масата, така што Miller струјата инјектирана низ C_{GD} кога

комплементарниот прекинувач го менува јазолот не може да го подигне V_{GS} до прагот и да предизвика лажно (само-)вклучување [14], [15]. 100 V уредот на сабирница до 60 V има доволна напонска резерва (≈ 40 V) да го апсорбира малку повисокиот di/dt надскок при исклучување што го произведува брзото исклучување; токму затоа што таа резерва е помала отколку на фиксна 48 V сабирница, можноста независно да се контролира фронтот на исклучување е уште поценета. Асиметријата ја засилува и сопствената нерамнотежа 4.5 A-понор / 3.7 A-извор на драјверот [2].

с) Избор на вредности.:

- $R_{on} = 3.3 \Omega$ (по MOSFET). Зголемен над компромисот од 2.2Ω од Дел V-C за да се омекне фронтот на вклучување. Резултирачката струја на вклучување по уред на платото е $I = (12 - 4.4)/(R_{on} + R_{G,I}) = 7.6/(3.3 + 1.4) = 1.62$ A, т.е. ≈ 3.2 A за парот — сега поставена од отпорникот, а не од границата на драјверот од 3.7 A, што дава контролиран dv/dt од $60 \text{ V}/(102 \text{ nC}/3.2 \text{ A}) \approx 1.9 \text{ V/ns}$ во најлош случај [3], [2].
- $R_{off} = 1.0 \Omega$ (по MOSFET). Со динамичка отпорност на OFF диодата $R_D \approx 0.1\text{--}0.15 \Omega$ (проценета од спроводната карактеристика на PMEG4030ER, $V_F \approx 0.46\text{--}0.54 \text{ V}$ во релевантниот опсег [13]):

$$R_{g(off)} = R_{on} \parallel (R_{off} + R_D) = 3.3 \parallel 1.15 \approx 0.85 \Omega. \quad (18)$$

Ова дава ефективен однос на отпорност вклучување:исклучување од околу **3.9:1**.

д) Зошто R_{off} не се намалува понатаму.: Внатрешната отпорност на гејтот $R_{G,I} = 1.4 \Omega$ е во серија со чипот и не може да се заобиколи [3]. Затоа вкупната отпорност на колото на гејтот при исклучување е $R_{G,I} + R_{g(off)} = 1.4 + 0.85 = 2.25 \Omega$, и дури и со $R_{off} = 0$ не би можела да падне под $\approx 1.4 \Omega$. Намалувањето на R_{off} под $\sim 1 \Omega$ затоа дава сè помали придобивки, па 1.0Ω е добро поставен избор. При оваа вредност, врвната струја на исклучување по уред на платото е $4.4/2.25 \approx 1.96$ A (≈ 3.9 A за парот), блиску до границата на понорната струја на драјверот од 4.5 A, што дава транзиција на исклучување од ≈ 26 ns наспроти ≈ 32 ns при вклучување — посакуваната асиметрија [2].

е) Избор на OFF диода.: D_{off} мора: (i) да го блокира обратниот напон што се појавува на R_{on} при вклучување ($\approx I_{on,peak} \cdot R_{on} \approx 1.62 \text{ A} \times 3.3 \Omega \approx 5.3 \text{ V}$, плус ringing); (ii) да ја носи струјата на импулсот при исклучување (≈ 2 A врв по гејт); (iii) да закрепнува моментално, така што не додава полнеж на следното вклучување; и (iv) да има ниска динамичка отпорност, така што R_{off} доминира во патеката на исклучување. Schottky диода ги задоволува сите четири. Избраната компонента е

$D_{off} = \text{Nexperia PMEG4030ER} — 40 \text{ V}, 3 \text{ A Schottky исправувачка диода со низок } V_F (V_F \approx 0.46\text{--}0.54 \text{ V}, I_{FSM} = 50 \text{ A}, \text{SOD-123W})$ [13].

Нејзината оценка од 40 V дава $> 7\times$ маргина над $\sim 5 \text{ V}$ обратен напрег; нејзината оценка од 3 A просечно / 50 A ударно ја надминува струјата на импулсот при исклучување од ~ 2 A; нејзиниот низок V_F и мала спојна капацитивност ја држат патеката на исклучување чиста; а како Schottky има занемарливо обратно закрепнување [13]. Широко достапна алтернатива е 1N5819 (40 V, 1 A Schottky), со прифаќање на нејзиното поголемо куќиште и капацитивност.

ф) Снага и куќиште на отпорниците.: Просечната снага дисипирана во отпорникот на гејтот е дел од вкупната загуба за управување на гејтот, $P_G = Q_g V_{DD} f_{SW}$ [7]. По уред, со $Q_g \approx 232 \text{ nC}$ при 12 V, $P_G \approx 232 \text{ nC} \times 12 \text{ V} \times 40 \text{ kHz} \approx 0.11 \text{ W}$, поделена подеднакво меѓу вклучувањето и исклучувањето. Уделот што паѓа на надворешниот отпорник е неговата фракција од вкупната отпорност во колото на гејтот [7]; со проценета излезна отпорност на драјверот $R_{HI} \approx 3.2 \Omega$:

$$P_{R_{on}} \approx \frac{R_{on}}{R_{HI} + R_{on} + R_{G,I}} \cdot \frac{1}{2} Q_g V_{DD} f_{SW} = \frac{3.3}{7.9} \times 0.0557 \text{ W} \approx 26 \text{ mW}, \quad (19)$$

$$P_{R_{off}} \approx 6 \text{ mW} \text{ (само при исклучување; останатото го носат } R_{HI} \text{ и } R_{G,I}). \quad (20)$$

Двете се далеку под $1/16 \text{ W}$. Сепак, отпорникот гледа кратки струјни врвови ($\sim 1.6\text{--}2 \text{ A}$), па изборот на куќиште се води од енергијата по импулс и од маргината, а не само од просечната снага: енергијата по транзиција во R_{on} е $\approx 0.42 \times \frac{1}{2} Q_g V_{DD} \approx 0.6 \mu\text{J}$, занемарливо во споредба со импулсната издржливост на кој било чип-отпорник. Се избира

R_{on}, R_{off} : куќиште **0805, дебелослоен (thick-film), $1/8 \text{ W}$ (125 mW)**, што дава $> 4\times$ маргина на просечната снага и солидна импулсна резерва; работниот напон ($\sim 12 \text{ V}$) е далеку под напонската оценка на 0805 ($\sim 150 \text{ V}$) [7].

ТАБЕЛА VI
Споредба: единствен отпорник наспроти асиметрична мрежа.

Аспект	Единствен $R_G = 2.2 \Omega$ (Дел V-C)	Асиметрична $R_{on} = 3.3 \Omega / R_{off} = 1.0 \Omega + D_{off}$
Фронт при вклучување	Среден — принуден компромис	Помек ($R_{g(on)} = 3.3 \Omega$); $dv/dt \approx 1.5 \text{ V/ns}$ [3], [2]
Фронт при исклучување	Ист како при вклучување (не може да се разликува)	Брз ($R_{g(off)} \approx 0.85 \Omega$ надв.); близу полн понор од 4.5 A [2]
Обратно закрепнување на комплем. диода	Врзано за изборот при исклучување	Независно укротено од бавното вклучување [13], [14]
Импеданса на стегачот во исклучена состојба	$R_{G,I} + 2.2 = 3.6 \Omega$	$R_{G,I} + 0.85 = 2.25 \Omega \rightarrow$ повисок праг на dv/dt за самовклучување [14], [15]
Независна оптимизација на фронтите	Невозможна	Да — целта на мрежата [13]
Загуба при исклучување	Повисока ако R_G се зголеми за меко вклучување	Пониска (задржано брзо исклучување)
Дополнителни компоненти по MOSFET	—	+1 отпорник, +1 Schottky

Куќиштето 0603 (1/10 W) исто така е електрично доволно; 0805 е претпочитано заради подобро ширење на топлината, импулсна робусност и леснотија на монтажа. (Pull-down отпорникот R_{GS} е димензиониран во Дел V-E.)

г) *Зошто асиметричниот пристап е претпочитан.*: Со единствен отпорник проектантот се соочува со неизбежен конфликт [13], [14]: *мала* вредност дава брзо исклучување (ниска загуба, силен стегач), но и брзо вклучување што го влошува обратното закрепнување на комплементарната телесна диода, dv/dt и ЕМИ; *голема* вредност го омекнува вклучувањето, но истовремено го забавува исклучувањето, зголемувајќи ја загубата при исклучување и слабеејќи го стегачот на dv/dt што спречува shoot-through. Асиметричната мрежа го раствора овој конфликт со раздвојување на двата фронта [13]. Тоа раздвојување е особено вредно во оваа апликација, бидејќи секоја од трите гранки е тврдо прекинуван полумост во кој секое вклучување комутира freewheeling телесна диода што носи струја од редот на 100 A; бидејќи два паралелни MOSFET-и со висок Q_g по прекинувач ја удвојуваат и Miller струјата и цената на секоја вкрстена спроводност; и бидејќи напонската резерва 100 V/48 V му дозволува на дизајнот да искористи брзо исклучување без грижа за надскок. Цената — дванаесет дополнителни отпорници и дванаесет Schottky диоди за целиот инвертор — е занемарлива наспроти добивките во ефикасноста, ЕМИ однесувањето и отпорноста на паразитско вклучување [13], [14], [15]. Поради овие причини, асиметричната мрежа ја заменува основата со единствен отпорник од Дел V-C и е конфигурацијата пренесена во финалниот список на материјали.

E. Pull-down отпорници гејт-извор

Отпорник од гејт кон извор го држи секој MOSFET дефинирано исклучен пред излезите на драјверот да станат активни при вклучување на напојувањето и обезбедува заштита од Miller-индуцирано вклучување при dv/dt [7]. Вредноста на pull-down-от следи од релацијата за имунитет на dv/dt [7]:

$$\left. \frac{dv}{dt} \right|_{LIMIT} = \frac{V_{TH} - 0.007 (T_J - 25)}{R_{G,I} C_{GD}}. \quad (21)$$

Во нормална работа, ниската излезна импеданса на драјверот и понорот од 4.5 A доминираат во оваа заштита; главната задача на pull-down-от е состојбата при вклучување на напојувањето. Стандардна вредност

$$R_{GS} = 10 \text{ k}\Omega \text{ (по еден на секој MOSFET)}$$

е доволно голема за да не го оптоварува драјверот и доволно мала за да го држи гејтот надолу при вклучување. Проценката со капацитивен делител на индуцираното вклучување ја потврдува маргината: кога спротивниот прекинувач наметнува најлош напон од 60 V на исклучениот уред, најлошиот пораст на гејтот низ делителот

$C_{rss}/C_{iss} = 80 \text{ pF}/12 \text{ nF} \approx 0.0067$ би бил $\approx 0.40 \text{ V}$ дури и со *лебдечки* гејт — сè уште далеку под прагот од 2.2 V [3] — а активниот понор од 4.5 A ја држи вистинската вредност уште пониска [2].

а) *Снага и куќиште на R_{GS}* : Кога гејтот е управуван на 12 V , R_{GS} непрекинато дисипира $P = V_{GS}^2/R_{GS} = 12^2/10 \text{ k}\Omega = 14.4 \text{ mW}$ (просечно помалку, бидејќи гејтот не е секогаш висок). Затоа е доволно куќиште **0603, 1/10 W (100 mW)** ($> 6\times$ маргина); за единственост на спецификацијата може да се користи и 0805, 1/8 W заедно со отпорниците на гејтот.

F. Кондензатори за декуплирање (decoupling)

а) *V_{DD} (low-side) декуплирање*: Секогаш кога LO излезот испорачува струја на гејтот, еднаков струен импулс се влече низ V_{DD} , па керамички кондензатор со ниска ESR мора да стои директно меѓу $V_{DD}-V_{SS}$ [2]. Димензиониран за толерантно бранување ΔV со истиот аргумент за полнеж како кај bootstrap-от,

$$C_{VDD} \geq \frac{Q_{g,\text{поз}}}{\Delta V} = \frac{465 \text{ nC}}{0.5 \text{ V}} \approx 0.93 \mu\text{F}. \quad (22)$$

TI препорачува $0.22\text{--}4.7 \mu\text{F}$ и горниот крај за ниски температури и висок полнеж на гејтот [2]. Избрано:

$C_{VDD} = 4.7 \mu\text{F X7R} + 0.1 \mu\text{F керамички, по драјвер}$, со посебен кондензатор за секој од трите драјвери [2].

б) *HB (high-side) декуплирање*: Оваа улога ја извршува самиот bootstrap кондензатор (Дел V-A), поставен директно меѓу пиновите HB–HS; посебната препорака од TI за $0.022\text{--}0.1 \mu\text{F}$ е *минималното* високофреквентно декуплирање и овде е надмината од пресметаната вредност од $2.2 \mu\text{F}$ [2].

в) *Bulk на 12 V сабирницата*: Споделен bulk резервоар (на пр. $22\text{--}47 \mu\text{F}$ електролитски или керамички) на помошната 12 V сабирница ги напојува трите драјвери и ги апсорбира збирните струјни импулси за управување на гејтот; TI советува посебен V_{DD} кондензатор за декуплирање по драјвер во системи со повеќе драјвери [2].

д) *Декуплирање на DC-link*: Бидејќи изворот е батерија поврзана преку сноп кабли, импедансата на изворот (внатрешната отпорност на батеријата плус индуктивноста на снопот) е значителна; затоа локалното DC-link декуплирање е уште поважно отколку кај крута лабораториска сабирница. Енергетскиот степен носи бранувачка струја од редот на 100 A (до $\approx 150 \text{ A}$ во најлош случај при празна 24 V батерија) и мора да се декуплира со DC-link банка со ниска ESR/ESL (фолиски и/или керамички) близу полумостот, димензионирана за RMS бранувачката струја и за да го држи надскокот на сабирницата во рамки на оценката од 100 V при комутација. Бидејќи највисокиот напон на батеријата е 60 V , кондензаторите на сабирницата треба да имаат напонска оценка $\geq 80 \text{ V}$ (фолиски) или $\geq 100 \text{ V}$ (керамички, со отчитување на опаѓањето при DC-преднапон). Прецизното димензионирање зависи од индуктивноста на снопот и е задача на ниво на плоча.

G. Список на компоненти за управување на гејтот (по гранка / по плоча)

Табела VII ги наведува пасивните помошни компоненти за управување на гејтот. Покрај нив, активните уреди се $12\times$ **IP015N10N5** (4 по гранка) и $3\times$ **UCC27211A-Q1**.

VI. Мерење на фазна струја


A. Преглед и споредба на топологии за мерење на струја

Постојат четири фамилии на мерење на струја кај инвертор; нивниот мерен јазол е прикажан на Сл. 1 за еден half-bridge.

Решавачкиот атрибут за FOC е можноста да се семплира *вистинската* фазна струја во секој PWM период, независно од работниот циклус. Low-side shunt-от носи фазна струја само додека спроведува low-side уредот, па при висок duty (висока брзина / висока модулација) прозорецот на спроведување се намалува и мерењето станува непрецизно или бара изобличување на PWM (вметнување на минимално време на спроведување) [16]. Единечниот DC-link shunt ги реконструира трите фазни струи од моменталната склопна состојба, но трпи од „ненабљудливи“ области во близина на границите на напонските вектори, каде што времињата на задржување на два активни вектори паѓаат под времето на стабилизирање/blanking на shunt-от, што повторно бара модификација на PWM. In-line (in-phase) shunt-от е поставен на сервиска врска со изводот на моторот, па

ТАБЕЛА VII
Список на пасивни помошни компоненти за управување на гејтот.

Ознака	Функција	Вредност	По гранка	3 гранки
C_{BOOT}	Bootstrap кондензатор (HB–HS)	$2.2 \mu\text{F X7R} \geq 25 \text{ V}$	1	3
C_{VDD}	Декупирање на V_{DD}	$4.7 \mu\text{F X7R} + 0.1 \mu\text{F}$	1 сет	3 сета
R_{on}	Отпорник за вклучување (по MOSFET)	$3.3 \Omega, 0805, 1/8 \text{ W}$	4 (2 HS + 2 LS)	12
R_{off}	Отпорник за исклучување (по MOSFET)	$1.0 \Omega, 0805, 1/8 \text{ W}$	4	12
D_{off}	OFF Schottky диода	Nexperia PMEG4030ER (40 V, 3 A)	4	12
R_{GS}	Pull-down гејт-извор	$10 \text{ k}\Omega, 0603, 1/10 \text{ W}$	4	12
D_{BOOT} (опц.)	Надворешна паралелна boot диода	$100 \text{ V брза/Schottky} \geq 1 \text{ A}$	0–1	0–3
C_{BULK}	Bulk на 12 V сабирница	$22\text{--}47 \mu\text{F}$	—	1 (споделен)



Сл. 1. Можни позиции на shunt во една гранка од инверторот: high-side (на сервиска врска со гранката од сабирницата), low-side (на сервиска врска со гранката кон заземјувањето), in-line (на сервиска врска со фазниот спроводник), и единечниот DC-link shunt во заедничкиот повраток. Hall/магнетната алтернатива го заменува shunt-от со сензор на поле околу фазниот спроводник.

ја спроведува фазната струја континуирано и може да се семплира при кој било работен циклус; затоа токму оваа топологија се користи во референтните дизајни за серво и за FOC со високи перформанси [17], [18]. Нејзината единствена тешкотија е тоа што мерниот елемент се наоѓа на јазол што се ниша помеѓу земја и V_{bus} на f_{sw} со големо dv/dt , па засилувачот мора да комбинира широк common-mode (CM) опсег со силно потиснување на CM преодните појави [18], [17].

Магнетната/Hall алтернатива ја отстранува загубата од вметнување и обезбедува изолација, но по повисока цена и со поголем офсет и термички дрифт отколку ланецот shunt-плус-zero-drift-засилувач; изолацијата не е потребна тука бидејќи дизајнот е експлицитно common-ground. Со оглед на common-ground ограничувањето, потребата за FOC набљудливост при целосен duty на сите три фази, и управливата дисипација во shunt-от изведена подолу, избрана е топологијата **in-line shunt**, во согласност со спецификацијата и со 48-V in-line FOC референтниот дизајн на TI, TIDA-00913 [17].

B. Димензионирање на shunt отпорникот

Три конкурентни ограничувања ја одредуваат вредноста на shunt-от R_{sh} : (1) дисипацијата на моќност $P_{R_{sh}} = I_{ph}^2 R_{sh}$ мора да остане во рамки на економичен површински-монтиран елемент; (2) сигналниот напон на полна скала $\hat{V}_{sh} = \hat{I}_{ph} R_{sh}$ мора, по засилувањето, да се вклопи во влезниот прозорец на ADC без отсекување (clipping)

ТАБЕЛА VIII
Споредба на топологии за мерење на струја кај трифазен инвертор.

Атрибут	Low-side shunt	High-side shunt	In-line shunt (in-phase)	Магнетна / Hall
Common-mode напон на мерниот елемент	Близу до земја (≈ 0)	На/близу V_{bus}	Се ниша од шина до шина на f_{sw} со високо dv/dt	Галвански изолиран; сензорот не гледа CM
Ја мери вистинската фазна струја при сите работни циклуси	Не — само додека спроведува Q_L ; слеп при $\approx 100\%$ duty	Не — само додека спроведува Q_H	Да — континуирано, при кој било duty	Да
Барање за засилувач	Low-CM CSA	High-CM CSA	High-CM CSA со PWM потиснување	— (сензорот е засилувачот)
DC способност	Да	Да	Да	Да (Hall) / Не (CT, Rogowski)
Загуба од вметнување	$I^2 R$ во shunt	$I^2 R$ во shunt	$I^2 R$ во shunt	Занемарлива
Точност / дрефт	Висока / низок	Висока / низок	Висока / низок	Умерена; офсет и термички дрефт, нелинеарност
Изолација	Не	Не	Не	Да
Релативна цена	Најниска	Ниска	Ниска–умерена (CSA/фаза)	Највисока
Најпогодна за	6-step / евтини, ограничен duty опсег	Мониторинг на батерија/полнач	Високи перформанси FOC низ целиот опсег на брзина/duty	Многу високи струи или дизајни каде изолацијата е задолжителна

при врвот во најлош случај (со резерва за преоптоварување); и (3) R_{sh} треба да биде доволно голем за да офсетот и шумот на засилувачот, сведени на струја, останат мали.

За $R_{sh} = 0.1 \text{ m}\Omega$ при работната точка во најлош случај ($I_{ph}^{\max} = 136 \text{ A rms}$):

$$P_{R_{sh}} = I_{ph}^2 R_{sh} = (136.1)^2 \times 0.1 \times 10^{-3} = 1.85 \text{ W}, \quad (23)$$

$$\hat{V}_{sh} = \hat{I}_{ph} R_{sh} = 192.5 \times 0.1 \times 10^{-3} = 19.3 \text{ mV}. \quad (24)$$

Отпор од $0.1 \text{ m}\Omega$ ја држи дисипацијата на 1.85 W , што удобно се справува од страна на shunt од метален елемент (метална лента) со 5 W (резерва од $2.7\times$), додека 19.3 mV врв е доволно голем за прецизно засилување. Елемент од метална лента е избран поради неговата многу ниска паразитна индуктивност (ESL) и низок температурен коефициент; четири-приклучна (Kelvin) врска е задолжителна за сигналниот напон да се зема само на резистивниот елемент, а не на лемните споеви со голема струја [18]. ESL е важна бидејќи измерениот напон е $v_{sh}(t) = R_{sh} i(t) + \text{ESL} \frac{di}{dt}$; на 40 kHz со брзи склопни рабови индуктивниот член мора да биде занемарлив наспроти резистивниот член од $0.1 \text{ m}\Omega$, што го постигнува елемент од метална лента со $< 2 \text{ nH}$.

C. Избор на струен засилувач и засилување

Засилувачот мора (i) да поднесува CM напон што се ниша од малку под земја (спроведување на body-диода / dead-time, $\approx -1 \text{ V}$) до $V_{bus} = 60 \text{ V}$ плус пречекорувањето од свонене; (ii) да го потиснува големото CM dv/dt при секој склопен раб така што излезот да не свони; (iii) да биде двонасочен бидејќи фазната струја е AC;

и (iv) да има пропусен опсег далеку над 40 kHz. Texas Instruments INA240 ги задоволува сите четири: тоа е струен засилувач со напонски излез и zero-drift архитектура, со CM опсег од -4 до $+80$ V *независно од напојувањето*, со „enhanced PWM rejection“ експлицитно проектирано да ги потисне CM преодните појави на PWM за погон на мотор, и се нуди во четири фиксни засилувања од 20, 50, 100, 200 V/V [18]. Долната граница од -4 V ја прифаќа екскурзијата под земја, а горната граница од $+80$ V остава 20 V резерва над сабирницата од 60 V за пречекорувањето од свонење.

При напојување од 3.3 V аналоген извор, двонасочниот излез при нулта струја е центриран од двата референтни приклучоци на INA240, чиј внатрешен разделник ја поставува средната точка на излезот на $V_{\text{ref}} = (V_{\text{REF1}} + V_{\text{REF2}})/2$ [18]; врзувањето на REF1 за земја и REF2 за шината од 3.3 V дава $V_{\text{ref}} = 1.65$ V. Тогаш излезниот напон е

$$V_{\text{out}} = V_{\text{ref}} + G R_{\text{sh}} i_{\text{ph}}. \quad (25)$$

Со rail-to-rail излез, употребливата едностранска амплитуда е ≈ 1.45 V (со резерва од 0.2 V до секоја шина). Со избор на засилување $G = 50$ (INA240A2), линеарната врвна струја на полна скала е

$$\hat{I}_{\text{FS}} = \frac{1.45}{G R_{\text{sh}}} = \frac{1.45}{50 \times 0.1 \times 10^{-3}} = 290 \text{ A врв (205 A rms)}. \quad (26)$$

Врвот во најлош случај од 193 A произведува излезна екскурзија од $G R_{\text{sh}} \hat{I}_{\text{ph}} = 50 \times 0.1 \text{ m} \times 192.5 = 0.96$ V, т.е. $V_{\text{out}} \in [0.69, 2.61]$ V, оставајќи ≈ 0.49 V пред отсекувањето. Оваа резерва е намерно зачувана за преодно пречекорување и овозможува прагот за пречекорна струја (over-current, OC) да се постави на ≈ 250 A врв ($1.3 \times \hat{I}_{\text{ph}}^{\text{max}}$, излезна екскурзија 1.25 V), што може да се детектира од аналоген компаратор на STM32G4 или софтверски пред засилувачот да засити. Квантизацијата и офсетот, сведени на струја, се

$$\Delta I_{\text{LSB}} = \frac{V_{\text{ref}+}/2^N}{G R_{\text{sh}}} = \frac{3.3/4096}{50 \times 0.1 \text{ m}} = 0.16 \text{ A/LSB}, \quad (27)$$

$$I_{\text{os}} = \frac{V_{\text{os(max)}}}{R_{\text{sh}}} = \frac{25 \mu\text{V}}{0.1 \text{ m}\Omega} = 0.25 \text{ A}, \quad (28)$$

двете занемарливи наспроти сигнал од 136 A (zero-drift архитектурата на INA240 дава $V_{\text{os}} \leq 25 \mu\text{V}$ [18]). Поради тоа, парот засилување-50 / 0.1 m Ω се претпочита пред алтернативниот пар засилување-20 / 0.25 m Ω , кој би дисипирал 4.6 W по shunt за иста полна скала.


D. ADC интерфејс и излезно филтрирање

За FOC фазната струја се семплира *синхроно* со PWM носителот (вообичаено при врвот/долот на бројачот), така што моментот на семплирање се совпаѓа со средината на склопната состојба, каде што компонентата на бранувањето (ripple) на индукторот е на нејзината средна вредност; ова природно го потиснува бранувањето на 40 kHz и неговите хармоници без тежок филтер [20]. Тежок anti-alias филтер наместо тоа би додал фазно доцнење на токму оној сигнал на кој се затвора струјната јамка, влошувајќи ја јамката. Затоа излезот на CSA користи само лесен RC филтер од прв ред ($R_f = 100 \Omega$, $C_f = 2.2 \text{ nF}$), кој (i) го ограничува опсегот на високофреквентниот склопен шум и свонење (гранична фреквенција $f_c = 1/2\pi R_f C_f = 723 \text{ kHz}$, далеку над содржината на струјната јамка во kHz-опсегот, но придушувајќи го свонењето од десетици MHz), и (ii) дејствува како резервоар на полнеж за sample-and-hold на ADC. Ниската излезна импеданса на INA240 ги управува оваа мрежа и кондензаторот за семплирање на ADC со обилна резерва за стабилизирање. Хардверското oversampling/усреднување на STM32G4 може да се овозможи за дополнително намалување на шумот по цена на пропусност [20]. Сл. 2 го прикажува комплетниот ланец по фаза.

VII. Мерење на напон

A. Барања

Контролерот мора да поддржува сензорско FOC (Hall/енкодер) и безсензорско FOC, при што второто ја реконструира положбата на роторот од back-EMF. Затоа е потребно хардверско мерење на напон за (i) напонот на DC-сабирницата — за заштита од пренапон/поднапон, скалирање на индексот на модулација и пресметка на моќност — и (ii) секој од трите напони на фазните јазли — за набљудување на back-EMF и за повратна врска по фазен напон. Сите четири канали го делат заземјувањето на инверторот (неизолиран дизајн), па



Сл. 2. In-line ланец за мерење на струја по фаза: Kelvin-приклучен shunt од метална лента со 0.1 mΩ, INA240A2 ($G = 50$) со референца на средна скала, и лесен RC од 723 kHz во ADC на STM32G4. Се користат три идентични ланци (фази U, V, W).

секој е заземјен отпорнички разделник што напојува ADC канал на STM32G4. Каналот на сабирницата е спор (заштита/скалирање), додека фазните канали мора да го зачуваат тајмингот на back-EMF за набљудувачот на положбата.

В. Дизајн на отпорнички разделник

Опсегот на конверзија на ADC е $0 - V_{\text{REF}+}$. Користењето $V_{\text{REF}+} = V_{\text{DDA}} = 3.3 \text{ V}$ го максимизира опсегот; сооднос на разделникот $k = (R_{\text{top}} + R_{\text{bot}})/R_{\text{bot}}$ го пресликува максималниот измерен напон во близина на полна скала, со резерва. Со избор на $R_{\text{top}} = 110 \text{ k}\Omega$ и $R_{\text{bot}} = 4.7 \text{ k}\Omega$,

$$k = \frac{R_{\text{top}} + R_{\text{bot}}}{R_{\text{bot}}} = \frac{110 + 4.7}{4.7} = 24.4, \quad V_{\text{ADC}} = \frac{V_{\text{in}}}{k}. \quad (29)$$

Ова пресликува $V_{\text{bus}} = 60 \text{ V} \rightarrow 2.46 \text{ V}$ (73.2 V при полна скала, т.е. 22 % резерва над опсегот) и $30 \text{ V} \rightarrow 1.23 \text{ V}$. Истиот сооднос се користи за фазните разделници бидејќи фазен јазол може да го достигне напонот на сабирницата. Постојаната струја и дисипацијата при 60 V се

$$I_{\text{div}} = \frac{60}{R_{\text{top}} + R_{\text{bot}}} = 523 \mu\text{A}, \quad P_{R_{\text{top}}} = I_{\text{div}}^2 R_{\text{top}} = 30 \text{ mW}, \quad (30)$$

па сите четири разделници заедно повлекуваат $\approx 126 \text{ mW}$ — занемарливо. Горниот отпорник го гледа целиот напон на сабирницата; единечен thick-film чип од 110 kΩ со номинал $\geq 150 \text{ V}$ (на пр. 0805/1206) е адекватен при 60 V, но се препорачува делење на R_{top} на два сервиски делови од 55 kΩ за да се преполови напонскиот стрес по компонента и да се подобри температурното совпаѓање на соодносот. Thévenin изворната импеданција претставена на ADC е

$$R_{\text{src}} = R_{\text{top}} \parallel R_{\text{bot}} = \frac{110 \text{ k} \times 4.7 \text{ k}}{110 \text{ k} + 4.7 \text{ k}} = 4.51 \text{ k}\Omega, \quad (31)$$


што е клучната големина за прашањето за бафер во Дел VII-C.

С. Дали ADC бара ор-атр бафер? Квантитативен одговор

ADC канал на STM32G4 семплира така што го поврзува изворот, преку внатрешна отпорност на мултиплексер/прекинувач R_{ADC} , на кондензатор за семплирање C_{ADC} во текот на програмираното време на семплирање t_s (Сл. 3). Кондензаторот мора да се стабилизира во рамки на $\frac{1}{2}$ LSB од изворниот напон. За N -битна конверзија ова бара [19], [20]

$$t_s \geq (R_{\text{AIN}} + R_{\text{ADC}}) C_{\text{ADC}} \ln(2^{N+1}), \quad (32)$$

каде што $R_{\text{AIN}} = R_{\text{src}}$ е надворешната изворна импеданција. ST не ги објавува $R_{\text{ADC}}/C_{\text{ADC}}$ директно за G4; наместо тоа техничкиот лист дава табела за „максимален R_{AIN} наспроти време на семплирање“, а упатството на ST е да се избере времето на семплирање од таа табела за дадената изворна импеданција [20]. Со користење



Сл. 3. Модел од прв ред на влезниот степен за семплирање на ADC на STM32G4 користен во (32): изворната импеданција на разделникот R_{src} на сервиска врска со внатрешната отпорност на прекинувачот го полни кондензаторот за семплирање C_{ADC} во текот на прозорецот на семплирање t_s .

ТАБЕЛА IX
Ор-амп бафер пред ADC: придобивки наспроти трошоци.

Аргументи за бафер	Аргументи против бафер
Ниска излезна импеданса $\Rightarrow$ брзо стабилизирање, кратко време на семплирање, висока стапка на мултиплексирано скенирање	Додава сопствен офсет, дрифт, шум и грешка од ограничен пропусен опсег на <i>апсолутно</i> мерење
Го изолира разделникот од „kickback“ поради инјектирање на полнеж во ADC / преслушување меѓу скенираните канали	Дополнителен трошок на BOM, површина на плочата и декуплирање на напојувањето
Овозможува активен anti-alias филтер	Станува дополнителен товар за калибрација
Го спречува резистивното оптоварување на разделникот	Непотребен тука: бараното t_s е мало, (32)

на моделот на стабилизирање од AN2834 со репрезентативни вредности $C_{ADC} \approx 5 \text{ pF}$ и $R_{ADC} \approx 2 \text{ k}\Omega$, и $\ln(2^{13}) = 9.01$ за 12-битниот режим,

$$t_s \geq (4510 + 2000)(5 \times 10^{-12})(9.01) = 293 \text{ ns.} \quad (33)$$

При ADC такт од 60 MHz ова е 17.6 ADC циклуси, додека STM32G4 нуди поставки за време на семплирање до 640.5 циклуси; самата поставка од 47.5 циклуси е 792 ns — повеќе од $2.7 \times$ од побараното. Бидејќи напоните на сабирницата и фазите бараат само освежување со kHz-стапка, потрошокот на подолго време на семплирање не чини ништо. Затоа:

Не е потребен надворешен ор-амп бафер за напонските разделници.


Изворната импеданција на разделникот се полни до 12-битна точност во рамки на време на семплирање што е тривијално достапно; мал филтерски кондензатор (Дел VII-D) дополнително ја намалува ефективната изворна импеданција во моментот на семплирање.

Ако некогаш би се посакувал бафер — на пример за делење на еден разделник меѓу повеќе брзи мултиплексирани канали, или за додавање активен филтер — тој треба да се реализира со *сопствените ресурси на MCU* наместо со надворешен IC: STM32G473 содржи шест операционни засилувачи што можат да се конфигурираат како follower-и со единечно засилување (или PGA) со нивниот излез насочен *внатрешно* кон ADC канал, што истовремено го отстранува патот на собирање шум преку надворешен приклучок и не чини ништо на BOM [21], [1]. ST токму оваа follower-кон-ADC употреба ја документира и препорачува време

ТАБЕЛА X

Доцнење на нископропусниот фазен филтер $\phi = \arctan(f_e/f_c)$ (компензирано во FIRMWARE).

f_c	$f_e = 200 \text{ Hz}$	$f_e = 500 \text{ Hz}$	$f_e = 1000 \text{ Hz}$
2 kHz	5.7°	14.0°	26.6°
3 kHz	3.8°	9.5°	18.4°



Сл. 4. Напонски разделник за мерење (сооднос 24.4), филтерски кондензатор од прв ред, и Schottky ограничувач кон V_{DDA}/GND . Идентични мрежи ги опслужуваат DC-сабирницата ($f_c \approx 1.6 \text{ kHz}$) и трите фазни јазли ($f_c \approx 2\text{--}3 \text{ kHz}$ за back-EMF).

на семплирање од 200 ns при читање на излезот од внатрешен op-amp [20], [21]. Компромисот околу баферот е сумиран во Табела IX; за тековните напонски канали со ниска стапка заклучокот е да се изостави баферот и да се користи подолго време на семплирање плус филтерски кондензатор.

D. Филтрирање на сабирницата и фазите, и заштита

Кондензатор C_f паралелно со R_{bot} формира нископропусен филтер од прв ред со гранична фреквенција

$$f_c = \frac{1}{2\pi R_{\text{src}} C_f}. \quad (34)$$

Канал на сабирницата: $C_f = 22 \text{ nF}$ дава $f_c = 1.6 \text{ kHz}$, што го отстранува склопното бранување (ripple) и шумот од бавното мерење на сабирницата. **Фазни канали (back-EMF):** филтерот мора да го отфрли PWM од 40 kHz додека ја пропушта основната хармоника на back-EMF. Електричната фреквенција е $f_e = \text{RPM} \cdot p/60$ (со p полови парови); изборот на $f_c \approx 2\text{--}3 \text{ kHz}$ го придушува носителот додека ја пропушта основната хармоника, по цена на фазно доцнење $\phi = \arctan(f_e/f_c)$. Табела X го наведува ова доцнење; тоа е детерминистичко и се компензира во firmware (набљудувачот ја поместува семплираната фаза за ϕ). За безсензорска комутација базирана на премин низ нула, истото фиксно доцнење се коригира како временски офсет.

Заштита: за време на dead-time/спроведување на body-диода фазен јазол се ниша до $\approx -1 \text{ V}$, што разделникот го скалира на $-1/24.4 = -41 \text{ mV}$ на приклучокот на ADC — мало, но Schottky ограничувач (clamp, на пр. BAT54S) од јазолот на ADC кон земја и кон V_{DDA} е додаден како осигурување против преодни појави над/под опсегот, при што долниот отпорник на разделникот ја ограничува струјата на ограничувачот. Истиот ограничувач штити од врвови на пренапон на каналот на сабирницата. Сл. 4 ги прикажува разделникот, филтерот и ограничувачот.

VIII. RC SNUBBER на склопниот јазол

A. Потекло на свонењето (ringing)

При секое исклучување, паразитната индуктивност L_p на комутационата јамка (изводи на пакувањето, PCB траги, ESL на кондензаторот на сабирницата) резонира со излезната капацитивност на MOSFET C_o (C_{oss} на

уредот плус монтажната капацитивност), произведувајќи придушена осцилација на склопниот јазол на

$$f_{\text{ring}} = \frac{1}{2\pi\sqrt{L_p C_o}}, \quad (35)$$

вообичаено во десетици MHz. Свонењето го оптоварува напонот на уредот, зрачи ЕМИ и се спрегнува во сигналните линии. RC придушувачки snubber поставен паралелно со уредот додава отпорник R_s (на сервиска врска со кондензатор C_s) кој ја дисипира резонантната енергија [22], [23].

B. Методологија на дизајн

Ригорозната постапка, независна од layout-от, го мери свонењето на склопената плоча [22], [23]:

- 1) Измери го периодот на свонење без snubber $T_1 = 1/f_{\text{ring}}$ на склопниот јазол.
- 2) Додај познат кондензатор C_{test} паралелно со уредот и измери го новиот период T_2 .
- 3) Бидејќи $T_1 = 2\pi\sqrt{L_p C_o}$ и $T_2 = 2\pi\sqrt{L_p(C_o + C_{\text{test}})}$, квадрирањето и одземањето го елиминира L_p :

$$L_p = \frac{T_2^2 - T_1^2}{4\pi^2 C_{\text{test}}}, \quad C_o = \frac{T_1^2}{4\pi^2 L_p}. \quad (36)$$

Придушувачкиот отпорник се поставува на карактеристичната импеданција на резонанцата,

$$R_s = \sqrt{\frac{L_p}{C_o}}, \quad (37)$$

што дава приближно критично придушување [23]. Snubber кондензаторот се избира неколку пати поголем од C_o така што R_s да доминира во јамката, а сепак доволно мал за да се ограничи дисипацијата; моќноста на отпорникот е енергијата складирана во C_s , полнета и празнета еднаш по склопен циклус,

$$P_{R_s} = C_s V_{\text{bus}}^2 f_{\text{sw}}. \quad (38)$$

C. Проценети вредности (да се валидираат на тест-маса)

Сè уште не постои склопена плоча, па L_p не може да се измери; вредностите подолу се прва проценка само за избор на footprint и мора да се потврдат со методот со две мерења од (36) на прототипот. Од техничкиот лист на IPT015N10N5, $C_{\text{oss}} = 1800 \text{ pF}$ (наведено при тест-условот од техничкиот лист; C_{oss} силно зависи од напонот) [3], [4]; додавањето $\approx 200 \text{ pF}$ монтажна капацитивност дава $C_o \approx 2 \text{ nF}$. Земајќи репрезентативно $L_p \approx 10 \text{ nH}$ за збиен layout,

$$f_{\text{ring}} = \frac{1}{2\pi\sqrt{(10\text{n})(2\text{n})}} = 35.6 \text{ MHz}, \quad (39)$$

$$R_s = \sqrt{\frac{10\text{nH}}{2\text{nF}}} = 2.24 \Omega \rightarrow 2.2 \Omega \text{ (E12)}. \quad (40)$$


Со избор на $C_s = 2.2 \text{ nF}$ ($\approx C_o$), дисипацијата во најлош случај (сабирница од 60 V) од (38) е

$$P_{R_s} = 2.2\text{n} \times 60^2 \times 40\text{k} = 0.32 \text{ W по snubber}, \quad (41)$$

т.е. $\leq 1.9 \text{ W}$ за сите шест прекинувачи ако секој footprint е монтиран (само 0.08 W по секој на сабирницата од 30 V). Се специфицира отпорник со $\geq 1 \text{ W}$ за резерва.

D. Избор на компоненти

C_s мора да биде со C0G/NP0 диелектрик: Class-2 (X7R) керамиките губат поголем дел од својата капацитивност под DC bias и самозагреваат под високофреквентното бранување, додека C0G е без загуби и стабилен. Компонента со 2.2 nF, 100 V C0G е основната (компонента од 200 V дава дополнителна резерва против пречекорувањето од свонење). R_s мора да биде неиндуктивен: SMD thin/thick-film чип (1206 или 2512), никогаш wirewound, така што неговата сопствена индуктивност да не го поништи snubber-от [22]. RC се поставува директно паралелно со drain-source на секој MOSFET со најкратка можна јамка. Според спецификацијата, сите шест RC места се поставени како **do-not-populate (DNP)** footprint-и: ако прототипот покаже прифатливо свонење тие остануваат празни, а ако не, се монтираат користејќи ги вредностите измерени на тест-маса од (36)–(37). Сл. 5 ги прикажува поставувањето и ефектот.



Сл. 5. DNP RC snubber паралелно со секој прекинувач и квалитативниот ефект врз свонењето на склопниот јазол: придушувачкиот отпорник $R_s = \sqrt{L_p/C_o}$ ја отстранува резонантната енергија. Прикажаните вредности се први проценки што треба да се заменат со измерени на тест-маса преку (36).

IX. Стратегија за шум и филтрирање

Филтрирањето се применува на секоја точка каде што се генерира чувствителен аналоген сигнал или каде што се инјектира склопен шум:

- **Излез на CSA** (Дел VI-D): лесен RC од 723 kHz ($100\ \Omega/2.2\ \text{nF}$) по фаза, потпирајќи се на синхронно семплирање наместо на anti-alias филтер што внесува доцнење [20].
- **Влез на CSA**: сите влезни сервиски отпорници мора да бидат *совпаѓајќи* меѓу IN+ и IN– за да се зачува CMRR; enhanced PWM rejection на INA240 е примарната одбрана против CM преодната појава, па тежок влезен филтер намерно се избегнува [18].
- **Разделник на сабирницата**: RC од 1.6 kHz (Дел VII-D).
- **Фазни разделници**: RC од 2–3 kHz со компензација на фазното доцнење во firmware, плус Schottky ограничувачи.
- **Аналогно напојување**: ferrite bead меѓу V_{DD} и V_{DDA} со декупирање $1\ \mu\text{F} + 100\ \text{nF}$ на V_{DDA} ; посебно $1\ \mu\text{F} + 100\ \text{nF}$ на V_{REF+} , и декупирањето на V_{REFBUF} специфицирано од ST ако се користи внатрешната референца [1].
- **Напојување на INA240**: $100\ \text{nF} + 1\ \mu\text{F}$ поставени на приклучокот.
- **Декупирање на DC-сабирницата**: керамики со ниска ESL паралелно со bulk електролитите, блиску до секој half-bridge, за да се минимизира индуктивноста на комутационата јамка L_p — ова го напаѓа *изворот* на свонењето што snubber-от инаку мора да го придушува [22].
- **Заземјување/layout**: единствен (star) спој меѓу аналогната земја (AGND) и енергетската земја (PGND); Kelvin мерење на shunt-от; кратки, тесно спрегнати диференцијални сигнални траги; и компактна склопна јамка. Овие мерки во layout-от се исто толку важни колку и филтрите со компоненти за инвертор со 40 kHz и $>100\ \text{A}$.

X. Спецификација на материјали (BOM)

Спецификацијата на материјали се состои од два дела што се надополнуваат: пасивните помошни компоненти за управување на гејтот, веќе наведени по гранка и по плоча во Табела VII, и компонентите на аналогниот влезен степен со LCSC нарачкини броеви, дадени во Табела XI. Активните уреди се $12 \times$ **IPT015N10N5** (четири по гранка, нарачкин број LCSC C108964) и $3 \times$ **UCC27211A-Q1** (по еден на фаза), заедно со $3 \times$ **INA240A2** (C129949) за мерење на струја.

Активните уреди (INA240A2PWR, IPT015N10N5) и стандардните чип отпорници/кондензатори се производи со голем обем што рутински имаат залиха далеку над 500 единици; единствената компонента што треба да се потврди при пуштање на нарачката е shunt-от со голема моќност, за кој е дадена алтернатива составена од два крајно вообичаени $0.2\ \text{m}\Omega$ 2512 елементи паралелно ($= 0.1\ \text{m}\Omega$, $\approx 0.93\ \text{W}$ по секој). Количините претпоставуваат една трифазна плоча; snubber компонентите се DNP (само footprint-и).

Референци

- [1] STMicroelectronics, “STM32G473xB/xC/xE datasheet (DS12712),” ревизија 5, 2023. [Онлајн]. Достапно на: <https://www.st.com/resource/en/datasheet/stm32g473cb.pdf>
- [2] Texas Instruments, “UCC27211A-Q1 Automotive 120-V, 3.7-A/4.5-A half-bridge driver with 8-V UVLO,” datasheet SLUSCG0C, Dec. 2015 — rev. Sep. 2025. [Онлајн]. Достапно на: <https://www.ti.com/lit/ds/symlink/ucc27211a-q1.pdf>

ТАБЕЛА XI

Спецификација на материјали за аналогниот влезен степен. Залихата се менува; потврди при пуштање на нарачката.

Функција	Кол.	Компонента вредност	/	Клучен номинал	LCSC	Забелешка
Струен засилувач	3	TI INA240A2PWR	$G=50$, CM	$-4..80\text{ V}$	C129949	по еден на фаза [25]
Фазен shunt	3	$0.1\text{ m}\Omega$ метален елемент, 5 W	$\leq 2\text{ nH}$	ESL, Kelvin	потврди	на пр. Milliohm $6.6\times 6.6\text{ mm}$; види алт. подолу [27]
(алтернатива за shunt)	6	$0.2\text{ m}\Omega$ $2512 \times 2 \parallel$	2 W по сек.		голема залиха	крајно вообичаени; $= 0.1\text{ m}\Omega$
Излезен филтер R на CSA	3	$100\text{ }\Omega$ 0603 1%	—		голема залиха	со C_f
Излезен филтер C на CSA	3	2.2 nF C0G 0603	50 V		голема залиха	f_c 723 kHz
Горен дел на разделник	4(8)	$110\text{ k}\Omega$ ($2\times 55\text{ k}\Omega$) 0805 1%	$\geq 150\text{ V}$		голема залиха	сабирница + 3 фази
Долен дел на разделник	4	$4.7\text{ k}\Omega$ 0603 1%	—		голема залиха	сооднос 24.4
Филтер кондензатор на сабирница	1	22 nF C0G/X7R 0603	50 V		голема залиха	f_c 1.6 kHz
Филтер кондензатор на фаза	3	22 nF 0603	50 V		голема залиха	$f_c \approx 2.5\text{ kHz}$
Ограничувачка диода на ADC	4	BAT54S Schottky	двојна 30 V		голема залиха	кон V_{DDA}/GND
Snubber R (DNP)	6	$2.2\text{ }\Omega$ 1206 неинд., $\geq 1\text{ W}$	—		голема залиха	само footprint
Snubber C (DNP)	6	2.2 nF C0G 1206	100 V (опц.)	(200 V)	голема залиха	само footprint
Ferrite bead на VDDA	1	$600\text{ }\Omega@100\text{ MHz}$ 0805	—		голема залиха	$V_{DD} \rightarrow V_{DDA}$
Сет за декуплирање	—	$100\text{ nF}/1\text{ }\mu\text{F}$ 0402/0603	$16\text{ V}+$		голема залиха	CSA, VDDA, VREF
Енергетски MOSFET (реф.)	12	Infineon IPT015N10N5	$100\text{ V}/300\text{ A}/1.5\text{ m}\Omega$		C108964	енергетски степен, 4 по гранка [26]

- [3] Infineon Technologies, “IPT015N10N5 OptiMOST™ 5 100 V power transistor,” final data sheet, ревизија 2.4, 2023. [Онлајн]. Достапно на: <https://www.infineon.com/assets/row/public/documents/24/49/infineon-ipt015n10n5-datasheet-en.pdf>
- [4] Infineon Technologies, “IPT015N10N5 product page” (страница на производот, параметарски преглед; $C_{oss} = 1800\text{ pF}$, 100 V , 300 A). [Онлајн]. Достапно на: <https://www.infineon.com/part/IPT015N10N5>
- [5] onsemi, “Trapezoidal control of BLDC motors,” технички блог. [Онлајн]. Достапно на: <https://www.onsemi.com/company/news-media/blog/industrial/en-us/trapezoidal-control-of-bldc-motors>
- [6] NXP Semiconductors, “3-phase BLDC motor control with sensorless back-EMF zero-crossing detection,” апликациона белешка AN1913. [Онлајн]. Достапно на: <https://www.nxp.com/docs/en/application-note/AN1913.pdf>
- [7] L. Balogh, “Fundamentals of MOSFET and IGBT gate driver circuits,” Texas Instruments application report SLUA618A (ревизија на SLUP169), 2017–2018. [Онлајн]. Достапно на: <https://www.ti.com/lit/ml/slue618/slue618.pdf>
- [8] Infineon Technologies, “Using monolithic high-voltage gate drivers” (димензионирање на bootstrap, отпорници на гејтот и насоки за полумост; наследник на IR белешките AN-978/AN-1123), апликациона белешка. [Онлајн]. Достапно на: <https://www.infineon.com/assets/row/public/documents/24/42/infineon-using-monolithic-high-voltage-gate-drivers-applicationnotes-en.pdf>
- [9] Infineon Technologies, “Bootstrap circuits — overview and selection guide,” Knowledge Base статија. [Онлајн]. Достапно на: <https://community.infineon.com/t5/Knowledge-Base-Articles/Bootstrap-circuits-overview-and-selection-guide/ta-p/720580>

- [10] Texas Instruments, “UCC27211A product folder.” [Онлајн]. Достапно на: <https://www.ti.com/product/UCC27211A>
- [11] Infineon Technologies, “A typical calculation of a bootstrap capacitor’s value,” Knowledge Base статија. [Онлајн]. Достапно на: <https://community.infineon.com/t5/Knowledge-Base-Articles/A-typical-calculation-of-a-bootstrap-capacitor-s-value/ta-p/739554>
- [12] Infineon Technologies, “Calculating maximum bootstrap capacitance for integrated-diode gate drivers,” Knowledge Base статија. [Онлајн]. Достапно на: <https://community.infineon.com/t5/Knowledge-Base-Articles/Calculating-maximum-bootstrap-capitance-for-integrated-diode-gate-drivers/ta-p/1015593>
- [13] Nexperia, “PMEG4030ER — 40 V, 3 A low- V_F Schottky barrier rectifier,” технички лист, 2023. [Онлајн]. Достапно на: <https://assets.nexperia.com/documents/data-sheet/PMEG4030ER.pdf>
- [14] Nexperia, “Power MOSFET gate driver fundamentals,” апликациона белешка AN90059, 2025. [Онлајн]. Достапно на: <https://assets.nexperia.com/documents/application-note/AN90059.pdf>
- [15] Toshiba Electronic Devices & Storage, “Impacts of the dv/dt rate on MOSFETs,” апликациона белешка, 2018. [Онлајн]. Достапно на: <https://toshiba.semicon-storage.com/info/docget.jsp?did=59464>
- [16] Texas Instruments, “Low-drift, low-side current measurements for three-phase systems,” апликациона белешка (од документацијата на INA240). [Онлајн]. Достапно на: <https://www.ti.com/product/INA240>
- [17] Texas Instruments, “TIDA-00913: 48-V/10-A three-phase inverter with in-line shunt-based phase current sensing reference design.” [Онлајн]. Достапно на: <https://www.ti.com/tool/TIDA-00913>
- [18] Texas Instruments, “INA240 — 4 V to 80 V, bidirectional, ultra-precise current-sense amplifier with enhanced PWM rejection (SBOS662),” технички лист. [Онлајн]. Достапно на: <https://www.ti.com/lit/gpn/INA240>
- [19] STMicroelectronics, “AN2834: How to get the best ADC accuracy in STM32 microcontrollers.” [Онлајн]. Достапно на: https://www.st.com/resource/en/application_note/an2834-how-to-get-the-best-adc-accuracy-in-stm32-microcontrollers-stmicroelectronics.pdf
- [20] STMicroelectronics, “AN5346: STM32G4 ADC use tips and recommendations.” [Онлајн]. Достапно на: https://www.st.com/resource/en/application_note/an5346-stm32g4-adc-use-tips-and-recommendations-stmicroelectronics.pdf
- [21] STMicroelectronics, “AN5306: Operational amplifier (OPAMP) usage in STM32G4 Series.” [Онлајн]. Достапно на: https://www.st.com/resource/en/application_note/an5306-operational-amplifier-opamp-usage-in-stm32g4-series-stmicroelectronics.pdf
- [22] R. Severns, “Design of snubbers for power circuits,” Cornell Dubilier апликациона белешка. [Онлајн]. Достапно на: <https://www.cde.com/resources/technical-papers/design.pdf>
- [23] DigiKey, “Resistor-capacitor (RC) snubber design for power switches,” технички напис. [Онлајн]. Достапно на: <https://www.digikey.com/en/articles/resistor-capacitor-rc-snubber-design-for-power-switches>
- [24] LCSC Electronics, почетна страница на дистрибутер (560 000+ SKU, 2600+ производители). [Онлајн]. Достапно на: <https://www.lcsc.com/>
- [25] LCSC Electronics, “INA240A2PWR (C129949).” [Онлајн]. Достапно на: <https://www.lcsc.com/product-detail/C129949.html>
- [26] LCSC Electronics, “IPT015N10N5 (C108964).” [Онлајн]. Достапно на: <https://www.lcsc.com/product-detail/C108964.html>
- [27] LCSC Electronics, “Категорија: current sense / shunt отпорници.” [Онлајн]. Достапно на: https://www.lcsc.com/products/Current-Sense-Resistors-Shunt-Resistors_909.html