
Lista 4 (VHDL) - rozwiązania

Błażej Wróbel, 250070, 3. rok, W11, informatyka

Zadanie 1.

A. Jak wygląda schemat blokowy generatora CRC-8?

Generator CRC ma wejścia na sygnał zegara i dane (dla których musi obliczyć sumę kontrolną) oraz wyjście na obliczoną sumę kontrolną. Po analizie kodu pakietu do generowania nowych sum kontrolnych można stwierdzić, że do obliczenia nowej wartości CRC generator korzysta z poprzedniej wartości obliczonej sumy. Zatem wartość na wyjściu CRC, musi być również przekierowana na wejście generatora. Z powyższego rozumowania wynika, że schemat blokowy tego generatora może wyglądać następująco:



- B. Jak jest realizowana pamięć ROM?
 - W tej architekturze pamięć ROM ma 8 bitowe komórki, które adresuje za pomocą 3 bitów (zatem możemy zaadresować maksymalnie 8 komórek). "Pamiętanie" jest realizowane za pomocą 8 elementowej tablicy 8 bitowych wektorów logicznych. Odczyt z pamięci (to jest pamięć ROM, zatem możemy tylko z niej czytać) odbywa się poprzez przekierowanie na wyjście pamięci wektora logicznego znajdującego się pod żądanym adresem (czyli pod konkretnym indeksem w tablicy wektorów logicznych)
- C. Co jest przechowywane w tej pamięci ? W pamięci ROM pod n-tym adresem jest przechowywana n-ta suma CRC (w pierwszym przypadku ta suma jest liczona dla wejściowego wektora a0 (heksadecymalnie), a w drugim dla wejściowego wektora 66 (heksadecymalnie) i 'starego' CRC, które jest 8 elementowym wektorem zer). Przykład:

Zadanie 2.

A. Co realizują linie 68-72 ? Układ, który testujemy składa się z dwóch komponentów : generatora sum CRC oraz pamięci ROM. Generator CRC do wygenerowania nowej sumy potrzebuje wartości poprzedniej sumy, która jest zapisana w pamięci ROM. Zatem te linie odpowiadają za


zsynchronizowanie tych komponentów - generator CRC czeka, aż pamięć "odda"


B. Co jest przyczyną generowanych przez testbench ostrzeżeń?
Przyczyną ostrzeżeń generowanych przez testbench było to, że wektor do trzymania adresu nie był zainicjowany żadną wartością, więc mogły być w nim wartości typu undefined. VHDL nie potrafi zrzutować takich wartości na wartości logiczne (które mają być w wektorze typu unsigned), więc zgłasza ostrzeżenie. Rozwiązaniem jest zainicjowanie wektora do trzymania adresu (np. samymi zerami).

Zadanie 3.

Kod testu znajduje się w pliku *crc8_tb.vhd*. Oto kod:

wartość potrzebnej sumy.





```
crc8_tb.vhd
                                                                                    crc8_tb.vhd
                   variable b : integer := 0;
variable l : line;
               wait for 3 ns:
                a := to_integer(unsigned(data_out_a0));
                wait for 15 ns:
                b := to_integer(unsigned(crc_out));
                assert a = b report "zle - wartosci nie sa rowne" severity error;
                assert a /= b report "dobrze ! - wartosci zgadzaja sie" severity note;
               address <= std_logic_vector(unsigned(address) + 1);</pre>
             wait for 24 ns;
              data_in <= X"66";
address <= (others => '0');
             for J in 0 to 7 loop
               wait for 3 ns:
               a := to_integer(unsigned(data_out_66));
               wait for 15 ns:
               b := to_integer(unsigned(crc_out));
               assert a = b report "zle - wartosci nie sa rowne" severity error:
                assert a /= b report "dobrze ! - wartosci zgadzaja sie" severity note;
               address <= std logic vector(unsigned(address) + 1);</pre>
:::
                                                                                                                                                                                VHDL ▼ Tab Width: 8 ▼ Ln 18. Col 19 ▼ INS
```

W innych plikach kod jest niezmieniony. Do powyższego testu dodałem dwie petle for, które wykonują się 8 razy (bo tyle mamy adresów w pamieci ROM (adres jest pamietany w 3 bitowym wektorze)). Pierwsza pętla testuje komponent, który jako wartość początkową (w wektorze na dane) przyjmuje A0 (szesnastkowo), a druga testuje komponent przyjmujący jako wartość początkową 66 (szesnastkowo). Obydwa testy działają następująco: najpierw pobieram do zmiennej wartość z odpowiedniego miejsca w pamięci, potem czekam 15 ns i odbieram do drugiej zmiennej wartość wyliczonego kodu CRC, następnie porównuje obie wartości (tutaj obie wartości są wektorami logicznymi, które mogę zrzutować na liczby całkowite - dlatego w testach używam zmiennych całkowitych) - jeśli wartości zmiennych są sobie równe, to zwracam odpowiedź, że jest dobrze (wartości w ROM są uznawane jako poprawne odpowiedzi). W przeciwnym przypadku zwracam informacje, że wartość kodu jest zła. Pomiędzy testami muszę wyzerować wartość CRC (jeśli tego nie zrobię, to wtedy do dalszych obliczeń będzie używana wartość CRC z poprzedniego testu, co spowoduje, że odpowiedzi będą błędne) - dlatego na wejście danych daję wartość 66 (szesnastkowo) (xor tych samych wartości zawsze daje zero). Potem czekam 24 ns (pełny okres zegara + czas synchronizacji pakietów) i zeruje adres oraz daje odpowiednią wartość początkową na wejście danych (znowu 66). W każdej iteracji zwiększam wartość adresu w pamięci o 1 (wartości adresu są w przedziale od 0 do 7) - oczywiście, to się dzieje w obu testach.