
Lista 5 (VHDL) - rozwiązania

Błażej Wróbel, 250070, 3. rok, informatyka, W11

Zadanie 1.

W zadaniu 1 należało napisać kod dzielnika częstotliwości i zbudować test dla tego dzielnika (w którym utworzono trzy instancje generujące przebiegi o następujących częstotliwościach : 100 Hz, 1100 Hz, 50 MHz. Główny zegar ma częstotliwośc 125 MHz). Idea implementacji jest następująca : używam N-bitowego licznika binarnego (zmienna typu unsigned. N jest jednym z parametrów w pragmie generic) do liczenia taktów zegara (jako takt zegara przyjmuje sytuacje, gdy jego sygnał to logiczne 1). Dodatkowo w pragmie generic daje dodatkowy parametr q (Divider), który mówi ile taktów zegara głównego mam zliczyć (tzn. ile taktów zegara głównego przypada na jeden takt zegara spowolnionego - przez ile mam dzielić częstotliwość). Jeśli wartość licznika będzie równa wartości q (dividera), to wtedy wiem, że zliczyłem odpowiednią liczbę taktów i mogę zanegować wartość logiczną na wyjściu dzielnika ("odwrócić" sygnał), wyzerować licznik i zacząć cały proces od nowa (tu widać, że liczba bitów licznika zależy od wielkości parametru q. Odpowiednia wartość logiczna na wyjściu dzielnika jest "trzymana" dopóki nie doliczymy się właściwej liczby taktów zegara głównego).

Oto implementacja zadania 1-szego w VHDL:



Oprócz tego, należało jeszcze zaimplementować testbench. Zaimplementowałem go w taki sposób jaki należy, czyli : podałem parametry do pragmy generic (liczba bitów w liczniku binarnym (logarytm o podstawie 2 z wartości parametru Divider plus 1) i wartość, do której ma doliczyć), stworzyłem trzy jednostki UUT, uruchomiłem proces zegara i symulacji. Oto kod testbencha:

```
fdivider_tb.vhd
               library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
            7 architecture behavioral of fdivider_tb is
                 component fdivider
genertc(NBit: Positive := 8 ; Divider : Integer := 1);
port( clk : in std_logic;
    output : out std_logic := '1'
                  signal clk : std_logic := '1';
signal output : std_logic := '1';
                  constant clk_period : time := 8 ns:
            23 uut1 : fdivider
                    generic map(
   NBit => 22,
   Divider => 125_000_0)
port map(
   clk => clk,
   output => output);
                     uut2 : fdivider
generic map(
NBit => 18,
Divider => 113636)
port map(
clk => clk,
output => output);
                         uut3 : fdivider
generic map(
NBit => 2,
Divider => 2)
port map(
clk => clk,
output => output);
                  clk_process : process
begin
                      clk <= '1';
wait for clk_period/2;</pre>
:::
                                                                                                                                                                                                                                                                                               VHDL ▼ Tab Width: 8 ▼ Ln 23, Col 18 ▼ INS
                ✓ Text Editor ▼
                                                                                                                                                                                                                                                                         fdivider_tb.vhd
                  signal clk : std_logic := '1';
signal output : std_logic := '1';
                 constant clk_period : time := 8 ns;
           uut2 : fdivider
generic map(
NBit => 18,
Divider => 113636)
port map(
clk => clk,
output => output);
                       uut3 : fdivider
generic map(
  NBit => 2,
  Divider => 2)
port map(
  clk => clk,
  output => output);
                  clk_process : process
begin
                     clk <= '1';
wait for clk_period/2;</pre>
                    clk <= '0';
wait for clk_period/2;</pre>
                 end process:
                  stim_proc1 : process
begin
           65 end behavioral;
                                                                                                                                                                                                                                                                            VHDL ▼ Tab Width: 8 ▼ Ln 23, Col 18 ▼ INS
```

Niedokładności generowanych przebiegów:

 100 Hz - dzielnik (równy 125MHz/100Hz = 1250000) jest liczbą całkowitą (nie ma żadnego zaokrąglania), więc niedokładność generowanego przebiegu jest równa 0 %.

- 1.1 kHz dzielnik zlicza 113636 taktów zegara zamiast (125MHz/1.1kHz = 113636.3636). Zatem niedokładność generowanego przebiegu to 113636/113636.3636 = 0.9999, czyli 99.99 %.
- 50 MHz dzielnik zlicza 2 takty zegara, zamiast 2.5 taktów (125MHz/50MHz = 2.5).
 Zatem niedokładność przebiegu wynosi 2/2.5 = 0.8, czyli 80 %

Wygenerowany przebieg znajduje się w pliku *fdiv.vcd* (można go obejrzeć za pomocą programu gtkwave).

Zadanie 2.

W zadaniu 2 należało zaimplementować kod dzielnika częstotliwości, który będzie miał N wyjść i *j-te* wyjście będzie zegarem o okresie 2^(j+1) razy dłuższym niż okres zegara głównego (liczba wyjść jest zmienna tj. trzeba użyć pragmy generic).

Implementacja tego zadania jest podobna do implementacji zadania 1-szego, ale są pewne różnice:


- Zamiast używania licznika (który był typu unsigned), korzystam z tablicy liczb naturalnych. Każda pozycja (j) w tablicy, podczas taktu zegara będzie zwiększana o 1 i dzielona modulo 2[^](j+1) (dzięki temu po np. 16 taktach na pozycji j = 3 będziemy mieli wartość 0).
- 2. Aby zasymulować fakt, że układ ma N wyjść używam N bitowego typu *unsinged* (przy czym N jest określone pragma generic).

Jeśli na *j-tej* pozycji pojawi się wartość 0, to oznacza, że zliczyliśmy odpowiednią ilość taktów zegara głównego i musimy zanegować wartość logiczną na *j-tym* wyjściu (konkretnie na *j-tej* pozycji w typie unsigned). Potem ta wartość jest "trzymana" na tym wyjściu dopóki znowu nie zliczymy odpowiedniej liczby taktów zegara głównego (jak to już nastąpi to znowu negujemy wartość logiczną na *j-tym* wyjściu układu i powtarzamy powyższy proces). Dzięki temu na *j-tym* wyjściu uzyskujemy zegar o okresie 2[^](j+1) razy dłuższym niż okres zegara głównego.

Implementacja w VHDL:

```
✓ Text Editor •
                                                                fdividermult.vhd
                                                                                                                                                                                               fdividermult_tb.vhd
            entity fdividermult is
             generic(NOuts : Positive := 3);
             port(
  clk : in std_logic;
  output : out unsigned(NOUTS-1 downto 0) := (others => '1')
  );
            end fdividermult;
           architecture Behavioral of fdividermult is
            constant clk_frequency : Positive := 125_000_000;
type counter_array is array(Natural range <>) of Natural;
            process(clk) is
  variable counters : counter_array(NOuts-1 downto 0) := (others => 0);
  variable current_signals : unsigned(NOuts-1 downto 0) := (others => '1');
};
               if clk'event and clk = '1' then
                 for I in counters'Right to counters'Left loop
                  counters(I) := (counters(I) + 1) mod 2**(I+1);
                for I in counters'Right to counters'Left loop
                if counters(I) = 0 then
    current_signals(I) := not current_signals(I);
end if;
                end loop;
                output <= current_signals;</pre>
        52 end Behavioral;
:::
```

Oprócz tego zaimplementowałem test, aby zweryfikować działanie powyższej implementacji:



Jak widać test jest standardowy - po prostu tworzę UUT, podaje parametry (których potrzebuje pragma generic), deklaruje odpowiednie sygnały i tworzę procesy zegara i symulacji. Za pomocą tego testu, wygenerowałem przebiegi, które są w pliku *fdivmult.vcd* i można je obejrzeć za pomocą programu gtkwave.

Zadanie dodatkowe:

- A. Po podwojeniu częstotliwości zegara głównego mamy częstotliwość 250 MHz. Zatem:
 - 100 Hz dzielnik wynosi 2500000 i jest liczbą całkowitą, więc niedokładność jest nadal równa 0 %.
 - 1100 Hz dzielnik wynosi 227272.7273 i nie jest liczbą całkowitą, ale również w tym przypadku niedokładność wynosi 99.99 % (bo 227272.7273/227272 = 0.9999).
 - 50 MHz dzielnik wynosi 5 i jest liczbą całkowitą, więc niedokładność w tym przypadku wynosi 0 %.

Zatem widać, że podwojenie częstotliwości zegara głównego spowodowało poprawę niedokładności generowanych przebiegów lub nie spowodowało jej zmiany (niedokładność była podobna do tej sprzed podwojenia częstotliwości). Zatem można "wysnuć" hipotezę, że podwojenie częstotliwości zegara głównego, nie pogorszy niedokładności generowanych przebiegów.

- B. Niech a będzie liczbą rzeczywistą i będzie okresem T głównego zegara. Zatem okres przyspieszonego zegara będzie równy T' = a 0.5*a = a/2. Niech f i f' będą częstotliwościami, odpowiednio zegara głównego i przyspieszonego. Z wartości T i T' otrzymujemy związek f/f' = ½ . Po rozrysowaniu przebiegów dla obu zegarów można zauważyć, że jeden takt zegara głównego odpowiada dwóm taktom zegara przyspieszonego i okres zegara głównego można podzielić na 4 części 2 gdy na wyjściu zegara przyspieszonego jest logiczna 1 oraz 2 gdy na wyjściu zegara przyspieszonego jest logiczna 1 oraz 2 gdy na wyjściu zegara przyspieszonego jest logiczne 0. Zatem można (np. w VHDL) policzyć okres głównego zegara (T), a potem stworzyć proces zegara przyspieszonego, który co T/4 s (sekundy) będzie "odwracał" (negował) wartość logiczną aktualnie znajdującą się na wyjściu zegara przyspieszonego.
- C. Można spróbować podwoić częstotliwość zegara głównego (wtedy będziemy mieli 2 MHz) i podzielić ją przez 5 (liczba całkowita, więc niedokładność generowanego przebiegu będzie równa 0%), bo (2*10^6/ 4*10^5 = 5).