# Lista 3 (VHDL) - rozwiązania

Błażej Wróbel, 250070, W11, 3. rok, informatyka

### Pytanie na boku nr 1:

 $y \le a$  when s = '0' else b when s = '1' else 'X';

Powyższy kod przypisuje do y wartość:

- a gdy wartość s to '0'
- b gdy wartość s to '1'
- 'X' w pozostałych przypadkach

### Pytanie na boku nr 2:

with s select y <= a when "00" b when "01" c when "10" "XXX" when others; Powyższy kod przypisuje do y odpowiednią wartość (zdeterminowaną wartością sygnału s). Zatem:

- Jeśli s = "00", to pod y podstawia a
- Jeśli s = "01", to pod y podstawia b
- Jeśli s = "10", to pod y podstawia c
- W pozostałych przypadkach, pod y podstawia "XXX"

#### Zadanie 1.

#### Analiza kodu:


Licznik przyjmuje trzy sygnały na wejściu: sygnał rst, sygnał zegara i sygnał q. Dwa pierwsze sygnały są wartościami logicznymi, a trzeci jest wektorem bitów. Następnie opisujemy zachowanie się licznika (w ciele konstrukcji process). Jeśli sygnał reset jest równy 0, to q jest wektorem: (1, 0, 1, 0, 0, 0, 0, 0). Potem, jeśli na zegarze jest zbocze rosnące, to do wartości q dodajemy 1. Po kodzie widać, że następna wartość licznika zależy od poprzedniej (dlatego q jest **inout**).

## Odpowiedź na pytanie:

Instrukcja nie będzie działać, ponieważ nie możemy dodać do wektora bitów znaku (w tym przypadku to znak 1 - dla VHDL taka operacja jest niezdefiniowana).

Zmodyfikowane czasy zadania sygnału rst znajdują się w pliku **simple\_tb.vhd** (umieszczone są tam komentarze). Aby licznik doliczył najpierw do 195, to musimy czekać przez 700 ns, ponieważ do licznika musimy dodać 35 razy jedynkę (okres zegara to 20 ns, więc czas to 35\*20 ns = 700 ns). Potem musimy ustawić starą wartość licznika (tj. 160) i czekać przez 440 ns (bo teraz do licznika musimy dodać 22 razy jedynkę, więc 22\*20 ns = 440 ns).

#### Kod:



#### Zadanie 2.

## Analiza kodu


Licznik korzysta z flagi, której wartość determinuje, czy dodajemy lub odejmujemy 1 od wektora (wartość flagi to 1 => do wektora dodajemy 1; wartość flagi to 0 => od wektora odejmujemy 1). Jeśli wektor będzie reprezentacją dwójkową 0 (po wielokrotnym


odejmowaniu), to ustawiamy flagę na 1 (zatem później będziemy dodawać 1 do wektora). Jeśli wektor będzie reprezentacją dwójkową liczby większej niż 2^(NBits) - 1, to ustawiamy flagę na 0 (więc później będziemy odejmować 1 od wektora).

### Teza:

Licznik zacznie od wektora z samymi zerami. Od tego wektora odejmie 1, co da wartość 2^(NBits)-1 (mamy 8 bitów, więc ta wartość będzie wynosić 255 i dodatkowo pracujemy na typie *unsigned*). Flaga *dir* ma wartość 0, więc 1 będzie odejmowana od licznika, aż ten będzie miał wartość 0 (zatem licznik odliczy od 255 do 0). Po wyzerowaniu licznika flaga *dir* zmieni wartość na 1, i będziemy dodawać do licznika 1 do momentu, kiedy wartość licznika przekroczy 255.

**Kod:** (znajduje się w pliku twoway\_tb.vhd)





Po uruchomieniu testu widać, że licznik najpierw odliczył do 0, a potem doliczył do 255 (po odpowiednim skalibrowaniu czasu).

#### Zadanie 3.

Program testowy:

W moim programie testowym, kopiuje połowy (bajty) obecnej zawartości rejestru do dwóch tablic (*u\_byte*, *l\_byte*). Aby to osiągnąć korzystam z tego, że w VHDL tablice można bez problemu kopiować za pomocą instrukcji przypisania.

Program wygenerowany:

Rejestr LFSR wygenerowałem za pomocą następującej instrukcji (w terminalu):


Ifsr-generator --length=16 --taps=4,1 --shift-amounts=1 > shift Ifsr.c

Z dokumentacji można dowiedzieć się, że za pomocą tej konkretnej komendy, wygenerowałem następujący LFSR:


- ma długość 16 bitów
- > za każdym razem przesuwamy go o jedną pozycję
- jest typu Fibonacciego (za pomocą tej komendy można również utworzyć LFSR typu Galois) - do wygenerowania nowego bitu, używamy XOR'a wybranych bitów znajdujących się w rejestrze
- ➤ na nowy bit, mają wpływ bit pierwszy i czwarty (oraz ostatni (tj. 15), ponieważ to jest LFSR typu Fibonacciego)

Wygenerowany kod był w języku C, więc musiałem go przetłumaczyć na model w VHDL. **Kod:** (plik shift\_lfsr.c - wygenerowany rejestr)

Kod: (plik lfsr\_tb.vhd - program do wydobywania bitów)




**Kod:** (plik shift\_register.vhd - model wygenerowanego rejestru w VHDL)



**Kod:** (plik shift\_register\_tb.vhd - program do wydobywania bitów z nowego modelu)

```
File Edit Options Buffers Tools VHDL Help
             📭 🛅 🛇 🔊 Save 🖍 Undo 🐰 🖹 📋 🔾
             Blazej Wrobel, 250070, w11, informatyka
tbrary std;
tbrary seee;
see std.textto.all;
see ieee.std.logic_1164.all;
see ieee.numeric_std.all;
            entity shift_register_tb is
end shift_register_tb;
            architecture behaviour of shift_register_tb is
                        -- uut
component shift_register
                       port (
   clk: in std logic;
   q: inout std_logic_vector(15 downto 0) := (others => '0')
);
end component;
                       end component;
- sygnal zegara
signal clk : std_logic := '0';
- rejestr
signal q : std_logic_vector(15 downto 0);
                       -- tablice na bajty (odpowiednio bajt wyzszy i nizszy)
signal u_byte : std_logic_vector(7 downto 0);
signal l_byte : std_logic_vector(7 downto 0);
                        -- sygnal zegara signal clk_period : time := 20 ns;
                       uut : shift_register port map(
    clk => clk,
    q => q
    );
3
                              clk <= '0';
wait for clk_period/2;</pre>
                                   clk <= '1';
wait for clk_period/2;</pre>
           -:--- shift_register_tb.vhd Top L1 (VHDL)
Emacs Tutorial
Learn basic keystroke commands
Emacs Guided Tour
U:%%- *GNU Emacs* 11% L3 (Fundamental)
```



Jak widać, obydwa rejestry są podobne do siebie - do obliczania nowego bitu, korzystają z **XOR'a** bitów znajdujących się już w rejestrze. Rejestr z dostarczonego pliku dodatkowo negował wynik **XOR'a** wybranych bitów (bit 15,14,13 i 4 tzw. *tapy*). Wygenerowany rejestr był czystym LFSR Fibonacciego - korzystał wyłącznie z **XOR'a** bitów 1,4 i 15. Za pomocą programów testowych i programu *gtkwave* możemy zobaczyć jakie pseudolosowe bajty

wygenerowały obydwa rejestry dla różnych stanów początkowych rejestrów. Dla wektora początkowego złożonego z samych 0 (tzw. ziarno), wygenerowany LFSR nie dawał żadnych ciekawych wyników (wychodziły same 0, bo **XOR** tych samych wartości zawsze daje 0), a LFSR z dostarczonego pliku, generował już konkretne bajty pseudolosowe (dla tego samego ziarna - to zasługa negacji, która pozwoliła uzyskać 1 w rejestrze). Dopiero zmiana ziarna spowodowała, że wygenerowany LFSR dawał ciekawsze wyniki. Po analizie bajtów za pomocą gtkwave można stwierdzić, że dostarczony LFSR generował bajty, których wartość w systemie dziesiętnym spełniała zależność 2x+1 (gdzie x to wartość poprzedniego bajtu w systemie dziesiętnym). W przypadku wygenerowanego LFSR wartości miały postać 2x+1 lub 2x (x jest tym samym co poprzednio) .

Wykresy generowanych bajtów w zależności od czasu: Ifsr.vcd, shift.vcd - generowane bajty pseudolosowe dla różnych ziaren.