

T.C AFYON KOCATEPE ÜNİVERSİTESİ
TEKNOLOJİ FAKÜLTESİ
ELEKTRİK-ELEKTRONİK
MÜHENDİSLİĞİ BÖLÜMÜ

Konu: FPGA ile XADC Uygulaması

Ders: Sayısal Sistemler Tasarımı

Dr. Öğr. Üyesi İsmail KOYUNCU

Numara

154210006

154208033

Adı-Soyadı

Mustafa ESGIN

Hüseyin KUZUCU

İÇİNDEKİLER

- FPGA İLE XADC PROJESİ
- Özet
- Amaç
- Bu proje aşağıdaki ana kısımlardan oluşmaktadır
- Kısaca Özellikler
- Gerekli Digilent Ürünler
- Gerekli Donanımlar
- Yazılım Kısmı
- Dizayn ve Özellikler
- Tasarım Durumu
- Projenin Çalışma Algoritması
- Vhdl Kodları ile Oluşturulan RTL Şeması
- BASYS3 KARTI

- FPGA ve VHDL Nedir
- POTANSIYOMETRE
- JUMPER
- BREAD BOARD
- Basys-3 Kartı Display Bağlantı Şeması
- Basys-3 Görünüşü
- Uygulama Devre Şeması
- Maliyet Hesabi
- Kaynakça

FPGA ve VHDL Nedir

- Alan/alanda programlanabilir kapı dizileri olarak Türkçeye çevirebileceğimiz FPGA çipleri, ilk üretiminin ardından tekrar tekrar programlanabilme özelliğine sahip kullanıcı/tasarımcı tarafından yapılan sistem tasarımına göre yapısının değiştiril
- Diğer platformlara göre paralel çalışma, hızlı ilk üretim ve yüksek performans gibi özellikleriyle ön plana çıkmaktadırlar.
- FPGA çipleri Xilinx ve Altera (Intel) gibi çeşitli firmalar tarafından üretilmektedir.
- Her çip üreticisi üretmiş olduğu çiplerin tasarımı için farklı programlar geliştirmişlerdir.
- Bu programlara Vivado (Xilinx) ve Quartus (Altera) örnek olarak verilebilir. Çiplerin tasarımı şematik, Matlab HDL Coder ve bazı programlama dilleri ile gerçekleştirilebilmektedir.
- Bu programlama dillerinden en çok kullanılan Verilog ve VHDL dilleridir.ebileceği tüm devrelerdir.

FPGA ILE XADC PROJESI

≻Özet

- Bu projede, VHDL programlama dilinde 0V-1V arasındaki değerleri ondalık sayısal değere çevirip 7 segmentli display üzerinde 0-255 arası değerlerde gösterilecektir.
- Bu 0-255 arası değerlere göre basys-3 kartı üzerindeki ledler tarafından kontrol edilecektir.
- 0 ile 255 değerleri arasında yanan ledlerin sayısı azalıp, artıyor.
- 7 segmentli display 255 sayısını gösterdiğinde ledler sönüyor.

➤ Amaç

- Bu proje, bir gerilim değerinin belirli aralıklar içerisinde 2'lik sayı sistemine çevirtilip bu değerleri ondalık olarak okumamızı sağlamaktır. Ayrıca VHDL kod programlamayı basys-3 kartını kullanmayı ve isteğe göre basys kartını harici devreler bağlayarak öğrenmeyi amaçlamaktadır.
- Herhangi bir su çıkışının akışını ölçmek için kullanılabilecek bir su debimetresidir.
 Harici olarak su çıkışına bağlanabilmesi hedeflenmiştir.

Bu proje aşağıdaki ana kısımlardan oluşmaktadır;

- Öncelikle vivado programında yazdığımız kodları çalıştırıp aktarabileceğimiz ana unsur olan basys-3 kartı tahsis edilmelidir.
- Bu proje, programda belirttiğimiz analog verileri dijital veriye çevirip ve gereken voltaj değerleri arasında değerleri ayarlamamızı sağlar, bunun için bir potansiyometreye ihtiyacımız var.
- Potansiyometreyi bağlamak için bread board ve bilgileri potansiyometreye aktaracak bağlantı kablosu jumperlara ihtiyacımız vardır.
- Basys-3 kartı üzerindeki 7 segmentli display yerine harici display kullanılmak istenilirse ekstra bir 7 segment display ve dirençler kullanılmaktadır.
- Bu dirençler sayesinde her bir display de bulunan ledlerin üzerindeki akımı kontrol ederek ledlerin zarar görmesini engellemiş oluruz.

Kısaca Özellikler

- FPGA üzerinde veri işlemeyi, analog veriyi, dijital veriye çevirmeye olanak sağlıyor.
- Basys-3 kartını öğrenmeyi amaçlayanlar için ve harici devrelerle basys-3 kartını kontrol etmek isteyenler için bütün imkanı sağlıyor.
- Bu devre sayesinde önemli denilebilecek kod yazımında vivadoda program yazmayı
 ve dışarıya aktarmayı, uygulama olarak hayata geçirmekte uzmanlaşmak için fırsat
 sunuyor.

Gerekli Digilent Ürünler

Baysy-3 Artix-7 FPGA Kartı

Gerekli Donanımlar

- Baysy-3 Artix-7 FPGA Kartı
- Potansiyometre
- Jumper
- Bread Board

Yazılım Kısmı

- İşletim sistemi windows 7-10 service pack 1 veya üstü bilgisayarlarda kullanılabilir.
- Vivado 2018.1

Tasarım Durumu

- Vivado programı ile gereken led bacaklarına basys-3 kartı üzerindeki 7 segmentli display bacak kodları tanımlanmıştır.
- İsteğe göre JB VE JC konnektör bacak kodları atanarak JB VE JC den çıkış alınarak harici bir display bağlanılabilinir veya başka devrelerde bu konnektörler kullanılabilinir.
- JX konnektörü sayesinde potansiyometre bağlantısı yapıldı.
- Potansiyometre ile 0V-1V arası gerilim değerlerini basys-3 kartı üzerinde 7 segmentli display
 ve ledler sayesinde hem sayısal hem de ledler tarafından gözlemlendi.

Dizayn ve Özellikler


- Her şeyden önce , bu proje için basys-3 kartına ihtiyaç duyulacaktır.
- Devremizin gerilim ayarlamasını yapabilmemiz için potansiyometre, bread board, jumper kablolarına ihtiyacımız vardır.

Projenin Çalışma Algoritması

- Basys-3 kartı üzerindeki display çalıştırılmak üzere gereken değerler, vivado programı tarafından basys-3 kartına gönderildi.
- Farklı gerilim değerlerini sağlayacak potansiyometremiz bread board üzerine kuruldu.
- Displayden alacağımız değerleri ve belirli sayıda yakacağımız ledler için basys-3 kartına potansiyometre bağlantısı yapıldı.
- Bağlantılar tamamlandıktan sonra basys-3 kartı çalıştırılıp vivado programı ile gereken bilgiler display üzeride gösterildi ve ledler yakıldı.

XADC Nedir?

- FPGA'ın yardımcı analog giriş pinlerine bağlanır.
- Konfigürasyona bağlı olarak, bu konnektör Artix-7(XADC) içindeki analog digital dönüştürücüye diferansiyel analog sinyalleri girmek için kullanılabilir.
- Konnektördeki herhangi bir çift veya tüm çiftler analog giriş veya digital giriş çıkışı olarak yapılandırılabilir.
- 8 veri sinyali 4 çift halinde gruplandırılmıştır, bu gruplandırılmış çiftler daha iyi analog gürültü bağışıklığı için yakından bağlanmıştır.
- Ayrıca her çift PCB üzerine yerleştirilmiş kısmen yüklenmiş bir kenar yumuşatma filtrelerine sahiptir.




BASYS3 KARTI

- Basys3 ile uygulama devreleri arasındaki bağlantının hangi pinler ile sağlandığına dikkat edilmelidir.
- Basys3' ün dış dünyaya açılan portlardan JB ve JC pmod konnektörü, set üzerine, J1 ve J2 portları olarak taşınmıştır.
- Her iki portun (J1 ve J2) paralel olduğuna dikkat edilmelidir.
- Flat kablo ile de bağlantılar sağlanmaktadır.



Şekil1: Basys 3 kartı

Basys-3 Kartı Görünüşü



1= Güç Ledi

2= JA Pmod Konnektörü

3= XADC Analog Sinyal Pmod Konnektörü

4= 4 Haneli 7 Segmentli Display

5= Sürgülü Şalterler

6= Led

7= Butonlar

8= FPGA Programlama Ledi

9= FPGA Yapılandırma/Sıfırlama Düğmesi

10= Programlama modu atlama kablosu

11= USB Ana Bilgisayar Konnektörü

12= VGA Konnektörü

13= Paylaşımlı UART/JTAG USB Bağlantı Noktası

14= Harici Güç Konnektörü

15= Güç Düğmesi

16= Güç Seçimi Atlama Teli

Şekil4: Basys3 Kartı Tanıtımı

POTANSIYOMETRE

- Direnci dışardan el ile manuel olarak ayarlanabilen küçük değerlere sabit ayarlı dirençdir.
- Hem doğru akım, hem alternatif akım devrelerinde kullanılır.
- Potansiyometrenin dönebilen ayar düğmesini sağa ve sola çevirdiğimizde direnci bizim çevirme miktarına göre orantılı olarak direnç değeri azalır ve artar.



Şekil2: Potansiyometre datasheet

JUMPER


Basys3 kartı ile uygulamalar arasındaki bağlantı bu bağlantı kabloları ile gerçekleştirilir.

BREAD BOARD

 Devreleri tak çıkar mantığı ile oluşturmamıza yarayan, belli satır ve sütunları kendi aralarında iletken edilmiş devre tahtasıdır.



Basys-3 Kartı Display Bağlantı Şeması



Şekil3: Bağlantı Bacakları

VHDL Kodlar Akış Ölçer;

component sseg dec is

library IEEE;

```
use IEEE.STD LOGIC 1164.ALL;
                                                                   port( ALU VAL : in std logic vector (7 downto 0);
                                                                                                                                       port map ( clk => CLK,
                                                                                                                                                   sclk=> SlowClock );
                                                                        SIGN : in std logic;
-- Uncomment the following library declaration if using
                                                                                                                                       ADCimp: xadc wiz 0
-- arithmetic functions with Signed or Unsigned values
                                                                        VALID : in std logic;
--use IEEE.NUMERIC_STD.ALL;
                                                                               : in std logic;
                                                                                                                                       port map ( daddr in
                                                                                                                                                                         => "0011110",
                                                                        DISP EN : out std logic vector (3 downto 0);
                                                                                                                                                   den in
                                                                                                                                                                         => EnableInt,
-- Uncomment the following library declaration if instantiating
                                                                        SEGMENTS: out std logic vector (7 downto 0) );
                                                                                                                                                   di in
                                                                                                                                                                         => (others => '0')
-- any Xilinx leaf cells in this code.
                                                                                                                                                   dwe in
                                                                                                                                                                         => '0',
--library UNISIM;
                                                                                                                                                   do out (15 downto 8) => ADCintcon,
--use UNISIM.VComponents.all;
                                                                 end component;
                                                                                                                                                   do out (7 downto 0) => Waistintcon,
                                                                                                                                                   drdy out
                                                                                                                                                                         => open,
entity FLOW METER SYSTEM is
                                                                 component clk div2 is
                                                                                                                                                   dclk in
                                                                                                                                                                         => clk,
   Port ( ADC : in STD LOGIC VECTOR (1 downto 0);
                                                                                                                                                                         => '0',
                                                                                                                                                   reset in
                                                                   port ( clk : in std logic;
           clk : in STD LOGIC;
                                                                                                                                                   vauxp14
                                                                                                                                                                         => ADC(0),
           an : out STD LOGIC VECTOR (3 downto 0);
                                                                          sclk: out std logic );
                                                                                                                                                                         => ADC(1),
                                                                                                                                                   vauxn14
           seg : out STD_LOGIC_VECTOR (7 downto 0);
                                                                                                                                                   busy out
                                                                                                                                                                         => open,
           led : out STD LOGIC VECTOR (7 downto 0):= "000000000"
                                                                                                                                                   channel out
                                                                                                                                                                         => open,
                                                                  end component;
                                                                                                                                                                         => EnableInt,
                                                                                                                                                   eoc_out
end FLOW METER SYSTEM;
                                                                                                                                                   eos out
                                                                                                                                                                         => open,
                                                                  component EightBitDataPassDelay is
                                                                                                                                                   alarm out
                                                                                                                                                                         => open,
architecture Behavioral of FLOW METER SYSTEM is
                                                                                  : in STD LOGIC VECTOR (7 downto 0);
                                                                                                                                                   vp in
                                                                                                                                                                         => '0',
                                                                                                                                                                         => '0' );
                                                                         UpdateNow : in STD LOGIC;
                                                                                                                                                   vn in
component xadc wiz 0 is
 port( daddr in : in STD_LOGIC_VECTOR (6 downto 0);
                                                                         HeldSample : out STD LOGIC VECTOR (7 downto 0) );
                                                                                                                              Delaytimer: EightBitDataPassDelay
        den in
                   : in STD LOGIC;
                                                                  end component;
                                                                                                                                  port map ( FastIn
                                                                                                                                                         => ADCintcon (7 downto 0),
        di in
                   : in STD LOGIC VECTOR (15 downto 0);
                                                                                                                                             UpdateNow => SlowClock,
        dwe in
                   : in STD LOGIC;
                                                                                                                                             HeldSample => ADCslowintcon (7 downto 0) );
        do out
                   : out STD LOGIC VECTOR (15 downto 0);
                                                                 component EightBitBarMeter is
                                                                                                                               SSegDisp: sseg dec
       drdy out : out STD LOGIC;
                                                                   port ( BarDatIn : in STD LOGIC VECTOR (7 downto 0);
                                                                                                                                 port map ( ALU VAL
                                                                                                                                                         => ADCslowintcon (7 downto 0),
       dclk in
                   : in STD LOGIC;
                                                                         BarDatOut : out STD LOGIC VECTOR (7 downto 0):= "000000000");
                                                                                                                                            SIGN
                                                                                                                                                         => '0',
       reset in
                  : in STD LOGIC;
                                                                  end component;
                                                                                                                                            VALID
                                                                                                                                                         => '1',
        vauxp14
                       in STD LOGIC;
                                                                                                                                            CLK
                                                                                                                                                         => clk,
        vauxn14
                   : in STD LOGIC;
                                                                                                                                            DISP EN
                                                                                                                                                         => an,
        busy_out
                      out STD LOGIC;
                                                                 signal ADCintcon
                                                                                    : STD LOGIC VECTOR (7 downto 0);
                                                                                                                                            SEGMENTS
                                                                                                                                                         => seg );
       channel out: out STD LOGIC VECTOR (4 downto 0);
                                                                 signal ADCslowintcon : STD LOGIC VECTOR (7 downto 0);
                                                                                                                                 Barmeter: EightBitBarMeter
        eoc out
                      out STD LOGIC;
                                                                  signal Waistintcon
                                                                                    : STD LOGIC VECTOR (7 downto 0);
                                                                                                                                    port map ( BarDatIn => ADCintcon (7 downto 0),
                  : out STD LOGIC;
        eos out
                                                                                                                                               BarDatOut => led (7 downto 0) );
        alarm out :
                       out STD_LOGIC;
                                                                 signal EnableInt
                                                                                    : STD LOGIC:='1';
        vp_in
                   : in STD LOGIC;
                                                                  signal ReadyInt
                                                                                    : STD LOGIC;
                   : in STD LOGIC );
        vn in
                                                                  signal SlowClock
                                                                                     : STD LOGIC;
                                                                                                                               end Behavioral;
end component;
```

begin

clockDiv: clk div2

(8-bit) Bar Metre;

```
(BarDatIn >= "00000000" and BarDatIn < "00010000") then
library IEEE;
                                                                   if
                                                                       BarDatOut <= "00000000000000001";
use IEEE.STD LOGIC 1164.ALL;
                                                                   elsif (BarDatIn >= "00010000" and BarDatIn < "00100000") then
-- use IEEE.NUMERIC STD.ALL;
                                                                       BarDatOut <= "00000000000000011";
                                                                   elsif (BarDatIn >= "00100000" and BarDatIn < "00110000") then
                                                                       BarDatOut <= "00000000000000111";
entity EightBitBarMeter is
                                                                   elsif (BarDatIn >= "00110000" and BarDatIn < "01000000") then
   Port ( BarDatIn : in STD LOGIC VECTOR (7 downto 0);
                                                                       BarDatOut <= "0000000000001111";
          BarDatOut : out STD_LOGIC VECTOR (7 downto 0) := "000000000"
                                                                  elsif (BarDatIn >= "01000000" and BarDatIn < "01010000") then
                                                                       BarDatOut <= "0000000000111111";
end EightBitBarMeter;
                                                                   elsif (BarDatIn >= "01010000" and BarDatIn < "01100000") then
                                                                       BarDatOut <= "0000000000111111";
architecture Behavioral of EightBitBarMeter is
                                                                   elsif (BarDatIn >= "01100000" and BarDatIn < "01110000") then
begin
                                                                       BarDatOut <= "0000000001111111";
   Bardisp: process (BarDatIn)
                                                                   elsif (BarDatIn >= "01110000" and BarDatIn < "10000000") then
          begin
                                                                       BarDatOut <= "0000000011111111";
                                      and BarDatIn < "00100000") then
               (BarDatIn >= "00000000"
                                                                  elsif (BarDatIn >= "10000000" and BarDatIn < "10010000") then
              BarDatOut <= "00000001";
                                                                       BarDatOut <= "0000000111111111";
                                      and BarDatIn < "01000000") then elsif (BarDatIn >= "100100000" and BarDatIn < "101000000") then
          elsif (BarDatIn >= "00100000"
                                                                       BarDatOut <= "0000001111111111";
              BarDatOut <= "00000011";
                                                                   elsif (BarDatIn >= "10100000" and BarDatIn < "10110000") then
          elsif (BarDatIn >= "01000000"
                                      and BarDatIn < "01100000") then
                                                                       BarDatOut <= "0000011111111111";
              BarDatOut <= "00000111";
                                                                   elsif (BarDatIn >= "10110000" and BarDatIn < "11000000") then
          elsif (BarDatIn >= "01100000"
                                      and BarDatIn < "10000000") then
                                                                       BarDatOut <= "0000111111111111";
              BarDatOut <= "00001111";
                                                                   elsif (BarDatIn >= "11000000" and BarDatIn < "11010000") then
          elsif (BarDatIn >= "10000000"
                                      and BarDatIn < "10100000") then
                                                                       BarDatOut <= "0001111111111111";
              BarDatOut <= "00011111";
                                                                   elsif (BarDatIn >= "11010000" and BarDatIn < "11100000") then
                                                                       BarDatOut <= "0011111111111111";
          elsif (BarDatIn >= "10100000"
                                      and BarDatIn < "11000000") then
                                                                   elsif (BarDatIn >= "11100000" and BarDatIn < "11110000") then
              BarDatOut <= "00111111";
                                                                       BarDatOut <= "011111111111111";
          elsif (BarDatIn >= "11000000"
                                      and BarDatIn < "11100000") then
                                                                   elsif (BarDatIn >= "11110000" and BarDatIn <= "11111111") then
              BarDatOut <= "01111111";
                                                                       BarDatOut <= "1111111111111111";
          elsif (BarDatIn >= "11100000"
                                      and BarDatIn < "11111111") then
                                                                  else BarDatOut <= "00000000000000000";
              BarDatOut <= "11111111";
                                                                   end if;
          else BarDatOut <= "000000000";
                                                                   end process;
                                                                   end Behavioral;
      end if;
```

Clock_div2;

```
--Giriş saati frekansını daha yavaş bir frekansa böler.
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
-- saati bölmek için modül
entity clk div2 is
    Port ( clk : in std logic;
           sclk : out std logic);
end clk div2;
architecture my clk div of clk div2 is
   constant max count : integer := (3000000);
   signal tmp clk : std logic := '0';
begin
   my div: process (clk,tmp clk)
      variable div cnt : integer := 0;
   begin
      if (rising edge(clk)) then
         if (div cnt = MAX COUNT) then
            tmp clk <= not tmp clk;
            div cnt := 0;
         else
            div cnt := div cnt + 1;
         end if;
      end if;
      sclk <= tmp clk;
   end process my div;
end my clk div;
```

(8-bit) Veri Geçiş Gecikmesi;

```
library IEEE;
                                                         FF3 : DFF
use IEEE.STD_LOGIC_1164.ALL;
                                                              port map( DATAIN
                                                                                         => FastIn(2),
                                                                           CLK
                                                                                         => UpdateNow,
-- Uncomment the following library declaration if using
                                                                           ENABLE
                                                                                         => '1',
-- arithmetic functions with Signed or Unsigned values
                                                                                         => HeldSample(2),
                                                                           DATAOUT
--use IEEE.NUMERIC STD.ALL;
                                                                           NOTDATAOUT => open );
-- Uncomment the following library declaration if instantiat
                                                         FF4 : DFF
-- any Xilinx leaf cells in this code.
                                                              port map( DATAIN
                                                                                         => FastIn(3),
--library UNISIM;
                                                                           CLK
                                                                                         => UpdateNow,
--use UNISIM.VComponents.all;
                                                                                         => '1',
                                                                           ENABLE
                                                                                         => HeldSample(3),
                                                                           DATAOUT
entity EightBitDataPassDelay is
                                                                           NOTDATAOUT => open );
   Port ( FastIn : in STD LOGIC VECTOR (7 downto 0);
         UpdateNow : in STD LOGIC;
         HeldSample : out STD_LOGIC_VECTOR (7 downto 0));
                                                         FF5 : DFF
end EightBitDataPassDelay;
                                                              port map( DATAIN
                                                                                          => FastIn(4),
                                                                           CLK
                                                                                         => UpdateNow,
architecture Behavioral of EightBitDataPassDelay is
                                                                           ENABLE
                                                                                         => '1',
                                                                                         => HeldSample(4),
                                                                           DATAOUT
component DFF is
                                                                           NOTDATAOUT => open );
Port ( DATAIN
                : in STD LOGIC;
                                                         FF6 : DFF
                : in STD LOGIC;
      CLK
                                                              port map( DATAIN
                                                                                         => FastIn(5),
                : in STD LOGIC;
      ENABLE
                                                                           CLK
                                                                                         => UpdateNow,
                : out STD LOGIC := '0';
      DATAOUT
                                                                           ENABLE
                                                                                         => '1',
      NOTDATAOUT : out STD LOGIC := '1' );
                                                                                         => HeldSample(5),
                                                                           DATAOUT
end component;
                                                                           NOTDATAOUT => open );
begin
                                                         FF7 : DFF
                                                              port map( DATAIN
                                                                                         => FastIn(6),
   FF1: DFF
                                                                           CLK
                                                                                         => UpdateNow,
                        => FastIn(0),
      port map( DATAIN
                                                                                         => '1',
                                                                           ENABLE
               CLK
                        => UpdateNow,
                                                                                         => HeldSample(6),
                                                                           DATAOUT
               ENABLE
                        => '1',
                                                                           NOTDATAOUT => open );
                        => HeldSample(0),
               DATAOUT
               NOTDATAOUT => open );
                                                         FF8: DFF
                                                              port map( DATAIN
                                                                                         => FastIn(7),
   FF2: DFF
                                                                           CLK
                                                                                         => UpdateNow,
      port map( DATAIN
                        => FastIn(1),
                                                                           ENABLE
                                                                                         => '1',
                        => UpdateNow,
               CLK
                                                                                         => HeldSample(7),
                                                                           DATAOUT
               ENABLE
                        => '1'.
                        => HeldSample(1),
                                                                           NOTDATAOUT => open );
               DATAOUT
                                                    end Behavioral;
               NOTDATAOUT => open );
```

D- Flip Flop(DFF);

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity DFF is
   Port ( DATAIN : in STD_LOGIC;
               : in STD_LOGIC;
          CLK
          ENABLE : in STD_LOGIC;
          DATAOUT : out STD LOGIC :='0';
          NOTDATAOUT : out STD LOGIC :='1');
end DFF;
architecture Behavioral of DFF is
begin
dff: process (DATAIN,CLK)
begin
    if(rising edge(CLK)) then
       if (ENABLE = '1') then
           DATAOUT <= DATAIN;
           NOTDATAOUT <= not DATAIN;
end if;
end if;
end process dff;
end Behavioral;
```

7-Segment Display;

```
-- Açıklama: Özel yedi segment ekran sürücüsü;
                                                                         -- ara sinyal bildirimi ------
                                                                         signal cnt dig : std logic vector(1 downto 0);
-- iki özel giriş:
                                                                         signal digit : std logic vector (3 downto 0);
                                                                         signal lsd,msd,mmsd : std logic vector(3 downto 0);
       VALID: if valid = 0, dört çizgi gösterilecek
                                                                              signal sclk : std logic;
               if valid = 1, ekranda ondalık sayı görünüyor
                                                                      begin
        SIGN: if sign = 1, en sol hanede bir eksi işareti görünüyor
               if sign = 0, eksi işareti görünmüyor
                                                                         -- bcd dönüştürücüye bin örneği ------
                                                                         my conv: bin2bcdconv
library IEEE;
                                                                              port map ( BIN CNT IN => ALU VAL,
use IEEE.STD LOGIC 1164.ALL;
                                                                                      LSD OUT => lsd,
use IEEE.STD LOGIC ARITH.ALL;
                                                                                      MSD_OUT => msd,
use IEEE.STD LOGIC UNSIGNED.ALL;
                                                                                     MMSD OUT => mmsd);
                                                                         my clk: clk div
-- 4 basamaklı yedi bölümlü ekran sürücüsü. Çıkışlar aktif
                                                                              port map (clk => clk,
-- "segment" çıkışında düşük ve yapılandırılmış ABCEDFG.
                                                                                       sclk => sclk );
entity sseg dec is
                                                                         -- sayımı ilerletmek (ekran çoğullama için kullanılır) -----
   Port (
               ALU VAL : in std logic vector(7 downto 0);
                                                                         process (SCLK)
                                             SIGN : in std logic;
                                                                         begin
                                                 VALID: in std logic
                                                                            if (rising edge(SCLK)) then
                    CLK : in std logic;
                                                                               cnt dig <= cnt dig + 1;</pre>
                DISP EN : out std logic vector(3 downto 0);
                                                                            end if;
               SEGMENTS: out std logic vector(7 downto 0));
                                                                         end process;
end sseg dec;
architecture my sseg of sseg dec is
                                                                         --- select the display sseg data abcdefg (active low) -----
                                                                         segments <= "00000011" when digit = "0000" else
   -- 2-bitlik BCD dönüştürücüye 8-bit ikili bildirimi --
                                                                                     "10011111" when digit = "0001" else
  component bin2bcdconv
                                                                                     "00100101" when digit = "0010" else
       Port ( BIN CNT IN : in std logic vector(7 downto 0);
                                                                                     "00001101" when digit = "0011" else
                 LSD OUT : out std_logic_vector(3 downto 0);
                                                                                    "10011001" when digit = "0100" else
                 MSD OUT : out std_logic_vector(3 downto 0);
                                                                                     "01001001" when digit = "0101" else
                MMSD OUT : out std logic vector(3 downto 0));
                                                                                     "01000001" when digit = "0110" else
                                                                                     "00011111" when digit = "0111" else
  end component;
                                                                                     "00000001" when digit = "1000" else
                                                                                     "00001001" when digit = "1001" else
        component clk div
                                                                                                            "11111101" when digit = "1110" else -- dash
                 Port ( clk : in std logic;
                                   sclk : out std logic);
                                                                                                            "11111111" when digit = "1110" else -- blank
                                                                                     "11111111";
        end component;
```

```
-- Doğru ekranı çalıştır -----
                                                                 library IEEE;
disp en <= "1110" when cnt_dig = "00" else
                                                                 use IEEE.STD LOGIC 1164.ALL;
          "1101" when cnt dig = "01" else
                                                                 use IEEE.STD_LOGIC_ARITH.ALL;
          "1011" when cnt dig = "10" else
                                                                 use IEEE.STD LOGIC UNSIGNED.ALL;
          "0111" when cnt dig = "11" else
                                                                 -- bcd dönüştürücü bin için arayüz açıklaması
          "1111";
                                                                 entity bin2bcdconv is
                                                                     Port ( BIN_CNT_IN : in std_logic_vector(7 downto 0);
    process (cnt dig, lsd, msd, mmsd, sign, valid)
                                                                               LSD OUT : out std logic vector(3 downto 0);
       variable mmsd_v, msd_v : std_logic_vector(3 downto 0);
    begin
                                                                               MSD OUT : out std logic vector(3 downto 0);
                                                                              MMSD OUT : out std logic vector(3 downto 0));
       mmsd v := mmsd;
            msd v := msd;
                                                                 end bin2bcdconv;
            -- do the lead zero blanking for two msb's
                                                                 -- 3-bit BCD dönüştürücünün 8-bit ikili açıklaması
            if (mmsd v = X"0") then
               if (msd v = X"0") then
                                                                 architecture my_ckt of bin2bcdconv is
                      msd v := X"F";
                   end if:
                                                                 begin
               mmsd v := X"F";
                                                                    process(bin cnt in)
            end if;
                                                                        variable cnt_tot : INTEGER range 0 to 255 := 0;
                                                                             variable lsd,msd,mmsd : INTEGER range 0 to 9 := 0;
            if (valid = '1') then
                                                                    begin
                   if (sign = '0') then
                                                                          -- girdi ikili değerini ondalık değerine dönüştür
                           case cnt dig is
                                   when "00" => digit <= "1111";
                                                                          cnt tot := 0;
                                   when "01" => digit <= mmsd v;
                                                                     if (bin_cnt_in(7) = '1') then cnt_tot := cnt_tot + 128; end if;
                                                                     if (bin cnt in(6) = '1') then cnt tot := cnt tot + 64; end if;
                                   when "10" => digit <= msd v;
                                   when "11" => digit <= lsd;
                                                                     if (bin cnt in(5) = '1') then cnt tot := cnt tot + 32; end if;
                                   when others => digit <= "0000";
                                                                     if (bin_cnt_in(4) = '1') then cnt_tot := cnt_tot + 16; end if;
                                                                     if (bin cnt in(3) = '1') then cnt tot := cnt tot + 8; end if;
                           end case;
                   else
                                                                     if (bin cnt in(2) = '1') then cnt tot := cnt tot + 4; end if;
                                                                     if (bin cnt in(1) = '1') then cnt tot := cnt tot + 2; end if;
                           case cnt dig is
                                   when "00" => digit <= "1110";
                                                                     if (bin cnt in(0) = '1') then cnt tot := cnt tot + 1; end if;
                                   when "01" => digit <= mmsd v;
                                  when "10" => digit <= msd v;
                                                                          -- ara sinyalleri başlat
                                   when "11" => digit <= lsd;
                                                                     msd := 0;
                                  when others => digit <= "0000";
                                                                          mmsd := 0;
                                                                          lsd := 0;
                           end case;
                   end if;
            else digit <= "1110";
                                                                     -- MMSB'yi hesapla
            end if;
                                                                     for I in 1 to 2 loop
                                                                             exit when (cnt tot >= 0 and cnt tot < 100);
    end process;
```

```
-- msd'yi ikiliye dönüştür
       mmsd := mmsd + 1; -- increment the mmds count
       cnt tot := cnt tot - 100;
                                                         case mmsd is
end loop;
                                                            when 2 => mmsd out <= "0010";
                                                            when 1 => mmsd out <= "0001";
-- MSB'yi hesaplamak
                                                            when 0 => mmsd out <= "0000";
for I in 1 to 9 loop
                                                            when others => mmsd out <= "00
  exit when (cnt tot >= 0 and cnt tot < 10);
                                                   end case;
  msd := msd + 1; -- increment the mds count
                                              end process;
       cnt tot := cnt tot - 10;
                                              end my ckt;
end loop;
                                              library IEEE;
    lsd := cnt tot; -- lsd is what is left over
                                              use IEEE.STD LOGIC 1164.ALL;
                                              use IEEE.STD LOGIC ARITH.ALL;
    -- LSD'yi ikiliye dönüştürmek
                                              use IEEE.STD LOGIC UNSIGNED.ALL;
    case 1sd is
      when 9 => lsd out <= "1001";
                                              -- Saati bölmek için modül
      when 8 => lsd out <= "1000";
      when 7 => lsd out <= "0111";
                                              entity clk div is
      when 6 => lsd out <= "0110";
                                                   Port ( clk : in std logic;
      when 5 => lsd out <= "0101";
                                                           sclk : out std logic);
      when 4 => lsd out <= "0100";
                                              end clk div;
      when 3 => lsd out <= "0011";
      when 2 => lsd_out <= "0010";
                                              architecture my clk div of clk div is
       when 1 => lsd out <= "0001";
       when 0 => lsd out <= "0000";
                                                  constant max count : integer := (2200);
       when others => lsd out <= "0000";
                                                  signal tmp clk : std logic := '0';
end case;
                                              begin
                                                  my div: process (clk,tmp clk)
    -- msd'yi ikiliye dönüştür
                                                     variable div cnt : integer := 0;
    case msd is
                                                  begin
       when 9 => msd out <= "1001";
                                                     if (rising_edge(clk)) then
      when 8 => msd out <= "1000";
                                                         if (div cnt = MAX COUNT) then
      when 7 => msd out <= "0111";
                                                            tmp clk <= not tmp clk;
      when 6 => msd out <= "0110";
                                                            div cnt := 0;
      when 5 => msd_out <= "0101";
                                                         else
      when 4 => msd out <= "0100";
                                                            div cnt := div cnt + 1;
      when 3 => msd out <= "0011";
                                                         end if;
      when 2 => msd out <= "0010";
                                                     end if;
       when 1 => msd out <= "0001";
                                                     sclk <= tmp_clk;</pre>
       when 0 => msd out <= "0000";
                                                  end process my div;
       when others => msd out <= "0000";
                                              end my clk div;
 end case;
```

XADC;

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
Library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity xadc wiz 0 is
  port
   daddr in
                   : in STD LOGIC VECTOR (6 downto 0);
                                                            -- Dinamik yeniden yapılandırma portu için adres veriyolu
   den in
                                                            -- Dinamik yeniden yapılandırma portu için sinyali etkinleştirme
                   : in STD LOGIC;
                                                            -- Dinamik yeniden yapılandırma portu için giriş veri yolu
   di in
                   : in STD LOGIC VECTOR (15 downto 0);
                                                            -- Dinamik yeniden yapılandırma portu için Enable (Yaz) Etkinleştir
   dwe_in
                   : in STD LOGIC;
                   : out STD LOGIC VECTOR (15 downto 0);
                                                            -- Dinamik yeniden yapılandırma portu için çıkış veri yolu
   do out
                                                            -- Dinamik yeniden yapılandırma portu için veri hazır sinyali
   drdy_out
                   : out STD LOGIC;
                                                            -- Dinamik yeniden yapılandırma portu için saat girişi
   dclk in
                   : in STD LOGIC;
   reset in
                   : in STD LOGIC;
                                                            -- Sistem Monitörü kontrol mantığı için sinyali sıfırla
                   : in STD LOGIC;
                                                            -- Yardımcı Kanal 14
   vauxp14
   vauxn14
                   : in STD LOGIC;
   busy out
                   : out STD LOGIC;
                                                            -- ADC Meşgul sinyali
                   : out STD LOGIC VECTOR (4 downto 0);
                                                            -- Kanal Seçim Çıktıları
   channel out
                                                            -- Dönüşüm Sonu Sinyali
   eoc out
                   : out STD LOGIC;
                                                            -- Sıra Sonu Sinyali
                   : out STD LOGIC;
   eos out
                                                            -- VEYA Tüm Alarmların çıktısı
   alarm out
                   : out STD LOGIC;
                                                            -- Özel Analog Giriş Çifti
   vp in
                   : in STD LOGIC;
   vn in
                   : in STD LOGIC
end xadc wiz 0;
architecture xilinx of xadc wiz 0 is
```


attribute CORE_GENERATION_INFO : string;
attribute CORE_GENERATION_INFO of xilinx : architecture is "xadc_wiz_0,xadc_wiz_v3_3_5,{component_name=xadc_wiz_0,enable_axi=false,enable_axi4stream=false,dclk_frequency=100,enable_busy=t

begin		aux_channel_p(13) <= '0';	port map (
_		<pre>aux_channel_n(13) <= '0';</pre>	CONVST	=> '0',
	alarm_out <= alm_int(7);	1 (1)		=> '0',
		aux_channel_p(14) <= vauxp14;	CONVSTCLK	
	<pre>aux_channel_p(0) <= '0';</pre>	<pre>aux_channel_n(14) <= vauxn14;</pre>	,	=> daddr_in(6 downto 0),
	<pre>aux_channel_n(0) <= '0';</pre>	<pre>aux_channel_p(15) <= '0';</pre>	DCLK	=> dclk_in,
		aux_channel_n(15) <= '0';	DEN	=> den_in,
	<pre>aux_channel_p(1) <= '0';</pre>		DI(15 downto 0)	=> di_in(15 downto 0),
	<pre>aux_channel_n(1) <= '0';</pre>	U0 : XADC	DWE	=> dwe in,
	1 (2) . [2]	generic map(RESET	=> reset in,
	aux_channel_p(2) <= '0';	INIT_40 => X"001E", yapılandırma reg 0		
	<pre>aux_channel_n(2) <= '0';</pre>	INIT_41 => X"31AF", yapılandırma reg 1	,	=> aux channel p(15 downto 0),
	<pre>aux_channel_p(3) <= '0';</pre>	INIT_42 => X"0400", yapılandırma reg 2	,	
	aux_channel_n(3) <= '0';	INIT_48 => X"0100", Sıralayıcı kanalı seçimi INIT_49 => X"0000", Sıralayıcı kanalı seçimi	ALM	=> alm_int,
	aux_channel_n(3) \- 0 ,	INIT 4A => X"0000", Sıralayıcı Ortalama seçim	BUSY	=> busy_out,
	<pre>aux_channel_p(4) <= '0';</pre>	INIT 4B => X"0000", Sıralayıcı Ortalama seçim	CHANNEL(4 downto 0)	<pre>=> channel_out(4 downto 0),</pre>
	<pre>aux_channel_n(4) <= '0';</pre>	INIT_4C => X"0000", Sıralayıcı Bipolar seçimi	DO(15 downto 0)	=> do_out(15 downto 0),
	,	INIT_4D => X"0000", Sıralayıcı Bipolar seçimi	DRDY	<pre>=> drdy_out,</pre>
	<pre>aux_channel_p(5) <= '0';</pre>	INIT_4E => X"0000", Sıralayıcı Acq zaman seçimi	EOC	=> eoc out,
	<pre>aux_channel_n(5) <= '0';</pre>	INIT_4F => X"0000", Sıralayıcı Acq zaman seçimi	EOS	=> eos_out,
		<pre>INIT_50 => X"B5ED", Sicaklik alarmi tetikleyicisi INIT_51 => X"57E4", Vccint üst alarm limiti</pre>	JTAGBUSY	=> open,
	<pre>aux_channel_p(6) <= '0';</pre>	INIT_52 => X"A147", Vccaux üst alarm limiti	JTAGLOCKED	=> open,
	<pre>aux_channel_n(6) <= '0';</pre>	INIT_53 => X"CA33", Sicaklik alarmi OT üst	JTAGMODIFIED	·
		INIT_54 => X"A93A", Sıcaklık alarmı sıfırlama		=> open,
	aux_channel_p(7) <= '0';	INIT_55 => X"52C6", Vccint alt alarm limiti	OT	=> open,
	<pre>aux_channel_n(7) <= '0';</pre>	INIT_56 => X"9555", Vccaux alt alarm limiti		
	aux channol n/o) <- 'a'.	INIT_57 => X"AE4E", Sicaklik alarmi OT reset	MUXADDR	=> FLOAT_MUXADDR,
	<pre>aux_channel_p(8) <= '0'; aux channel n(8) <= '0';</pre>	INIT_58 => X"5999", Vccbram üst alarm limiti	VN	=> vn_in,
	aux_clialille1_II(0) (- 0;	<pre>INIT_5C => X"5111", Vccbram alt alarm limiti SIM DEVICE => "7SERIES",</pre>	VP	=> vp_in
	<pre>aux_channel_p(9) <= '0';</pre>	SIM_MONITOR_FILE => "design.txt");	· -
	aux_channel_p(9) <= '0';)	end xilinx;	
	aax_enamer_n(5) (0)	,	Cha Allina	


Master XDC;


```
## LEDs
                                                            ##7 segment display
set property PACKAGE_PIN U16 [get_ports {led[0]}]
                                                            set property PACKAGE PIN W7 [get ports {seg[7]}]
    set property IOSTANDARD LVCMOS33 [get ports {led[0]}]
                                                                set_property IOSTANDARD LVCMOS33 [get_ports {seg[7]}]
set property PACKAGE_PIN E19 [get_ports {led[1]}]
                                                            set property PACKAGE_PIN W6 [get_ports {seg[6]}]
    set property IOSTANDARD LVCMOS33 [get ports {led[1]}]
set property PACKAGE_PIN U19 [get_ports {led[2]}]
                                                                set property IOSTANDARD LVCMOS33 [get ports {seg[6]}]
    set property IOSTANDARD LVCMOS33 [get ports {led[2]}]
                                                            set property PACKAGE_PIN U8 [get_ports {seg[5]}]
set property PACKAGE PIN V19 [get ports {led[3]}]
                                                                set property IOSTANDARD LVCMOS33 [get ports {seg[5]}]
    set property IOSTANDARD LVCMOS33 [get ports {led[3]}]
                                                            set property PACKAGE_PIN V8 [get_ports {seg[4]}]
set property PACKAGE_PIN W18 [get_ports {led[4]}]
    set property IOSTANDARD LVCMOS33 [get ports {led[4]}]
                                                                set property IOSTANDARD LVCMOS33 [get ports {seg[4]}]
set property PACKAGE PIN U15 [get ports {led[5]}]
                                                            set property PACKAGE_PIN U5 [get_ports {seg[3]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {led[5]}]
                                                                set property IOSTANDARD LVCMOS33 [get ports {seg[3]}]
set property PACKAGE_PIN U14 [get_ports {led[6]}]
                                                            set property PACKAGE_PIN V5 [get_ports {seg[2]}]
    set property IOSTANDARD LVCMOS33 [get ports {led[6]}]
                                                                set property IOSTANDARD LVCMOS33 [get ports {seg[2]}]
set property PACKAGE_PIN V14 [get_ports {led[7]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {led[7]}]
                                                            set property PACKAGE PIN U7 [get ports {seg[1]}]
set property PACKAGE_PIN V13 [get_ports {led[8]}]
                                                                set property IOSTANDARD LVCMOS33 [get ports {seg[1]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {led[8]}]
set property PACKAGE_PIN V3 [get_ports {led[9]}]
                                                            set property PACKAGE_PIN V7 [get_ports {seg[0]}]
    set property IOSTANDARD LVCMOS33 [get_ports {led[9]}]
set property PACKAGE_PIN W3 [get_ports {led[10]}]
                                                                set_property IOSTANDARD LVCMOS33 [get_ports {seg[0]}]
    set property IOSTANDARD LVCMOS33 [get ports {led[10]}]
set property PACKAGE_PIN U3 [get_ports {led[11]}]
                                                            set property PACKAGE PIN U2 [get ports {an[3]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {led[11]}]
                                                                set property IOSTANDARD LVCMOS33 [get ports {an[3]}]
set property PACKAGE_PIN P3 [get_ports {led[12]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {led[12]}]
                                                            set property PACKAGE PIN U4 [get ports {an[2]}]
set property PACKAGE_PIN N3 [get_ports {led[13]}]
                                                                set property IOSTANDARD LVCMOS33 [get ports {an[2]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {led[13]}]
                                                            set property PACKAGE_PIN V4 [get_ports {an[1]}]
set property PACKAGE_PIN Pl [get_ports {led[14]}]
                                                                set_property IOSTANDARD LVCMOS33 [get_ports {an[1]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {led[14]}]
                                                            set property PACKAGE_PIN W4 [get_ports {an[0]}]
set_property PACKAGE_PIN L1 [get_ports {led[15]}]
                                                                set property IOSTANDARD LVCMOS33 [get ports {an[0]}]
    set property IOSTANDARD LVCMOS33 [get_ports {led[15]}]
```

Vhdl Kodları ile Oluşturulan RTL Şeması



Potansiyometre'nin Kart ile Bağlantısı






Potansiyometremizin

- 1. bacağını(+5v) Basys-3 kartımızdaki 3v3 çıkışına bağlıyoruz.
- 2.bacağını (Analog Giriş) ise L3 çıkışına bağlıyoruz.
- 3. bacağını(GND) ise ilk önce gnd kısmına aynı 3. bacaktan bir çıkış daha alıp L3'e paralel bağlı olan M3 bacağına bağlıyoruz.

UYGULAMA DEVRE ŞEMASI



Şekil5: XADC UYGULAMASI

Maliyet Hesabı

Basys-3 kartı: 1200tl



Potansiyometre: 1tl



• Jumper: 5 tl



• Bread Board: 10 tl



Toplam: 1216 tl

Kaynakça

- https://yadi.sk/i/INNJKcSsQ8pv5A
- http://blog.aku.edu.tr/ismailkoyuncu/fpga/
- https://www.elektrovadi.com/BASYS3,PR-1964.html
- http://www.elektrikde.com/potansiyometrenedir/http://www.robotiksistem.com/transistor_nedir_transistor_cesitleri.html
- https://www.xilinx.com/products/technology/analog-mixed-signal.html
- https://www.xilinx.com/support/documentation/user_guides/ug580-ultrascalesysmon.pdf
- https://www.youtube.com/watch?v=bWWxZ9fWnKg