

コンピュータアーキテクチャ

第5回 算術および論理演算回路



コンピュータにおける演算



コンピュータにおける「その場での計算」を行う

制御信号で演算の種類や方法を切り替える

基本的な演算の種類

加算

adder

2の補数表現により整数の
加算と減算を行う

論理演算

logic

ビットごとのAND, ORや
NOT, XOR等の計算を行う

ビット位置変更

bit shifter

データに含まれるビットの
並び順を左右にずらす

基本的ではない演算

コンピュータによっては実装されていない演算機能

乗除算

加算と減算を組み合わせて実現可

浮動小数点演算


整数の加算と減算で実現可

関数演算

平方根、三角関数、対数関数は
加算器と記憶回路で実現可

基本的な演算器があれば、時間をかければ計算は可能


演算器の構造



ALUとは？

Arithmetic and Logic Unit（算術および論理演算器）

ALUの論理回路記号



演算動作の例

桁上がりつき加算

$$Y = A + B + C$$


論理演算(AND)

$$Y = A \& B$$

ビット位置シフト

$$Y = A \ll \text{ビット数}$$

加算器の回路



$$Y = A + B + C$$

$n+1$ ビット長の加算
を行っている

加算器を構成する最小要素

$n = 1$ の加算器を考える



S: Sum (和) Co: Carry output

1ビット加算回路

真理値表 (Truth table)

C	A	B	S	Co
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

3入力2出力の論理回路
になっているので2つの
3入力1出力回路を作る

Sを加法標準形で表すと、
結果が1になる4つの行を
論理式で表現して...

$$S = \overline{C}\overline{A}B + \overline{C}A\overline{B} + C\overline{A}\overline{B} + CAB$$

これをカルノーマップに...??

加法標準形の弱点

S (Sum : 和) を計算する回路のカルノーマップ

C / AB	00	01	11	10
0	0	1	0	1
1	1	0	1	0

隣り合っている 1 (出力) が 1 か所もないため、
4つの項を全て計算して論理和を計算するしかない



この回路はXOR (eXclusive OR, 排他的論理和) になっているが、カルノーマップは無力化されてしまう

セクタ回路による設計


入力信号の0／1の値で場合分けをすると回路が簡単になる

C	A	B	S
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

→
C = 0のとき、AとBの
どちらか一方だけが
1の時S = 1になる

→
C = 1のとき、AとBの
どちらか一方だけが
1の時S = 0になる


セクタ回路による設計結果



CとBの値の4つの
組み合わせで
 A か $\bar{A}$ を選んで出力

セクタを使って
 S を計算する回路を
簡単化できる

桁上がり出力を計算する回路




$C = 0$ のときはAとBの両方が1のときだけ1を出力

$C = 1$ のときはAとBのどちらかが1のときに1を出力


セレクト回路による場合分けを行うことで、加法標準形とカルノーマップによる方法より大幅な簡略化が行える

nビット加算回路



1ビット加算器をn個接続するとnビット加算器になる

nビット加算回路のクリティカルパス



桁上がり入力から桁上がり出力までの経路が最も長い


2の補数による減算回路

データの0と1を反転

NOT回路で各ビットを0/1反転

最下位ビットに+1


加算器の桁上げ入力に1を入れる




演習問題その1

Moodle上の「小テスト」より回答ください。


ショートブレーク セレクタ回路は速いのか？



セレクタ回路は単独では非常に速いのですが、入力信号がそのまま出力されていることが問題になります



トランジスタの抵抗 R が直列になってしまいます



途中にNOT回路を入れて抵抗の直列接続を防ぎます

論理演算回路の種類


入力A B	AND	OR	NAND	NOR	XOR	XNOR
00	0	0	1	1	0	1
01	0	1	1	0	1	0
10	0	1	1	0	1	0
11	1	1	0	0	0	1

XOR: eXclusive OR : 不一致検出回路



コンピュータではAND, OR, XORに加え、1入力のNOT
(ビット反転)を機能として備えていることが多い

ALUへの実装方法



F_0 と F_1 で論理演算の種類を選ぶ

ビット位置シフト回路

bit shifter

元のデータ




左1ビット
シフトの例



「演算」というよりは、単にデータのビット位置を動かすだけ → 右または左へnビットシフトする

シフトによって新しく入ってくるビットは、ALUの機能選択によって0／1の値が決定される

シフト回路の設計



セレクタ回路でシフトするビット数(ここでは0か1)を指定することで、シフトの有無を制御する回路を構成できる

高速シフト回路

入力A



2ⁿ ビット・シフト回路

⋮

2ビット・シフト回路

1ビット・シフト回路



シフト結果出力Y

2ⁿ ビット
シフト有無

2ビット
シフト有無

1ビット
シフト有無

2進数でシフト量を指定する

バレルシフト回路

barrel shifter

入力A

バレル: 樽(たる)に見える



左右にnビットシフトするセクタ群


左・右の方向と
シフト量を指定



シフト結果出力Y

ビット数が増えるとセクタと配線が大規模になるが
浮動小数点数の加減算における桁合わせ等に有効

ALUの全体図



ALUのクリティカルパス

加算器

桁上がり(C)が伝搬する経路がクリティカルパスになりやすい



種々の高速加算器が考案されている

論理演算器

他の演算に比べて通過する論理ゲートの数が少ない

シフタ


シフトするビット数が大きくなると配線やセレクタの遅延が効いてくる



種々の高速化手法が考案されている

投機的演算による高速化

speculative calculation



下位と上位で計算を並行して行うことで計算を高速化する

ALU制御信号

演算器の選択

桁上がり信号C

2の補数化の有無

シフトするビット数

シフトする方向

⋮

など




セクタ回路の
切り替えを指示する
論理信号の集合体

0	1	1	0	1	0	1	1	
---	---	---	---	---	---	---	---	-------

2進数によるデータ(ビット列)
として考えることができる

このデータ列が制御部からの
制御信号(指令)になっている

コンピュータの構成要素に戻ってみる



演算部に対する制御はスイッチで何かを選択することである

演習問題その2

Moodle上の「小テスト」より回答ください。

第5回 算術および論理演算回路

今回のまとめ

コンピュータの演算部 (ALU) は加算・論理演算・ビットシフトを行う回路で構成されている

ALUを制御する信号は演算の種類や内容を切り替えるスイッチの操作を行っている