第一章 概论

1.1 电路基本概念

- 电路分类: 模拟电路, 数字电路
- 数字电路分类
 - 输入信号的相应规格: 组合逻辑电路, 时序逻辑电路
 - 器件: TTL, CMOS
 - 集成度: SSI(小规模), MSI, LSI, VLSI, ULSI

1.2 二进制

1.2.1 反码, 补码

原码	反码	补码
0110	0110	0110
1110	1001	1010

1.2.2 BCD 码

二进制编码十进制

2 第一章 概论

- 有权码
 - 8421 码
 - -2421
 - -5421
- 无权码
 - 余 3 码 (8421 码 + 3)
 - 余 3 循环码 (格雷码首尾去除 3 位)
 - 格雷码
 - * 8421 转 BCD: map (\a prev -> a + prev) $(1011 \rightarrow 1110)$)
 - * BCD 转 8421: foldl (\acc a -> (acc:(acc[-1] + a))) $(1101 \rightarrow 1001)$

第二章 逻辑代数

2.1 基本定律和规则

2.1.1 常用恒等式

- $A + \bar{A} \cdot B = A + B$
- $A \cdot B + \bar{A} \cdot C + B \cdot C = A \cdot B + \bar{A} \cdot C$
- $A \cdot B + \bar{A} \cdot C + B \cdot C \cdot D = A \cdot B + \bar{A} \cdot C$

2.1.2 对偶规则

与, 或互换, 0, 1 互换

2.2 表达形式

2.2.1 基本形式

- 与-或表达式: $L = A \cdot C + \bar{C} \cdot D$
- 或-与表达式: $L = (A+C) \cdot (B+\bar{C}) \ cdot D$

2.2.2 最大项和最小项

注意下定义和性质 (P46)

• 最小项

$$L(A, B, C) = \sum m(3, 5) = \bar{A}BC + A\bar{B}C$$

• 最大项

$$L(A, B, C) = \prod M(3, 5) = \sum \overline{m(3, 5)}$$

= $(A + \overline{B} + \overline{C}) \cdot (\overline{A} + B + \overline{C})$

2.2.3 化简

• 化简形式

$$L = AC + \bar{C}D$$
 与-或表达式
= $\overline{AC} \cdot \overline{\bar{C}D}$ 与非-与非表达式
= $(A + \bar{C})(C + D)$ 或-与表达式

• 卡诺图化简

第三章 组合逻辑电路

3.1 分析

- 1. 列出各级函数表达式
- 2. 化简
- 3. 真值表
- 4. 确定功能

3.2 设计

- 1. 明确功能
- 2. 列出真值表
- 3. 逻辑表达式

3.3 竞争-冒险

- $L = (A+B)(\bar{A}+C), B, C$ 为 0 时
- $L = AC + B\overline{C}$, A, B 为 1 时

竞争 $L = A \cdot \bar{A}$ 或 $L = A + \bar{A}$ 反向器引起的时差 冒险 竞争引起的脉冲干扰

3.3.1 解决方法

- 1. 化简后消去 $A \cdot \bar{A}$ 项
- 2. 增加乘积项目: $L = AC + B\bar{C} = AC + B\bar{C} + AB$ (书 P160)
- 3. 接入滤波电容
- 4. 引入选通信号


3.4 常见组合电路

3.4.1 编码器 (0100 → 11)

优先编码器 CD4532

			1	输 ノ						有	俞 出	1	
ΕI	I_{7}	I_6	I_s	I_4	I_3	I_2	I_1	I_0	Y_2	Y_1	Y_{0}	GS	EO
0	×	×	×	×	×	×	×	×	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0	1
1	1	×	×	×	×	×	×	×	1	1	1	1	0
1	0	1	×	×	×	×	×	×	1	1	0	1	0
1	0	0	1	×	×	×	×	×	1	0	1	1	0
1	0	0	0	1	×	×	×	×	1	0	0	1	0
1	0	0	0	0	1	×	×	×	0	1	1	1	0
1	0	0	0	0	0	1	×	×	0	1	0	1	0
1	0	0	0	0	0	0	1	×	0	0	1	1	0
1	0	0	0	0	0	0	0	1	0	0	0	1	0


CD4532 实现 16 线-4 线编码器



3.4.2 译码器/数据分配器 (11 → 0100)


74HC138:

		输	人						输	出			
E_3	\bar{E}_2	\bar{E}_1	A_2	A_1	A_{0}	\bar{Y}_0	\overline{Y}_1	\overline{Y}_2	\overline{Y}_3	\overline{Y}_4	\bar{Y}_{5}	\overline{Y}_{6}	\bar{Y}
×	1	×	×	×	×	1	1	1	1	1	1	1	1
×	×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	0	1	1	0	1	1	ĭ	1	1	1
1	0	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	0	0	1	1	1	1	0	1	1	1
1	0	0	1	0	1	1	1,	1	1	1	0	1	1
1	0	0	1	1	0	1	1	1	1	1	1	0	1
1	0	0	1	1.	1	1	1	1	1	1	1	1	0




74HC4511(7 段数码管译码器) (P173)

3.4.3 数据分配器



3.4.4 数据选择器


$$Y = \bar{S}D_0 + SD_1$$




74HC151:

	输	人		输	出
使能		选 择		v	-
\overline{E}	S_2	S_1	S_0	,	Y
1	×	×	×	0	1
0	0	0	0	D_0	\overline{D}_{0}
0	0	0	1	$D_{\scriptscriptstyle \rm I}$	\overline{D}_1
0	0	1	0	D_2	\overline{D}_2
0	0	1	1	D_3	\overline{D}_3
0	1	0	0	D_4	\overline{D}_4
0	1	0	1	D_5	\overline{D}_{5}
0	1	1	0	D_6	\overline{D}_{6}
0	1	1	1	D_{γ}	\overline{D}_{7}


位扩展 (字长扩展)



字扩展 (字数扩展)



LUT 查找表



3.4.5 数值比较器


(P186)

3.4.6 加法器

半加器:



全加器:




并行多位加法器? (P192)

3.5 组合可编程逻辑器件

PLD Programmable Logic Device 可编程逻辑器件

PLD 的分类:

- 1. PROM 可编程只读储存器
- 2. PLA (Programmable Logic Array) 可编程逻辑阵列
- 3. PAL 可编程阵列逻辑




第四章 锁存器和触发器

- 锁存器脉冲电平敏感
- 触发器脉冲边沿敏感

第五章 时序逻辑电路


5.1 时序电路结构




5.2 时序电路分类

- 1. 按时钟信号分类
 - 1. 同步时序电路
 - 2. 异步时序电路
- 2. 按输出变量分类

1. 米利型时序电路



2. 穆尔型时序电路



5.3 时序电路表达 (同步时序电路分析)

1. 逻辑方程组

1. 激励方程组

$$D_0 = (Q_1 + Q_0)A$$
$$D_1 = \overline{Q_0}\overline{A}$$

2. 转化方程组

$$Q_0^{n+1} = D_0 = (Q_1^n + Q_0)A$$

 $Q_1^{n+1} = D_1 = \overline{Q_0}\overline{A}$

3. 输出方程组

$$X = \overline{Q}_1 Q_0$$
$$Y = (Q_1 + Q_0)\overline{A}$$

2. 转化表


Q_1"	Q_0''	A	Q_1^{n+1}	Q_0^{n+1}	X	Y
0	0	0	0	0	0	0
0	0	1	1	0	0	0
0	ī	0	0	0	1	1
0	ī	1	0	1	1	0
1	0	0	0	0	Ō	1
1	0	1	ī	1	Ö	0
1	1	0	0	0	0	1
1	1	1	0	1	0	ø

0,00	Q_1^{n+1}	Q_0^{n+1}/Y	
$Q_1^n Q_0^n$	A = 0	A = 1	X
00	00/0	10/0	0
01	00/1	01/0	1
10	00/1	11/0	0
11	00/1	01/0	0

3. 状态表 (分析题中不用)


S ⁿ	S^{n+1}	Y	Y
S	A = 0	A = 1	Α
a	a/ 0	c/ 0	0
b	a/1	b/ 0	1
c	a/ 1	d/0	0
d	a/1	b/ 0	0

4. 状态图



有效状态, 无效状态. 无效状态自动进入有效状态, 称具有**自纠正能** 力.

5. 时序图




5.4 同步时序电路设计

@see P294 例 6.3.2 例 6.3.3

- 1. 根据逻辑功能建立原始状态图和原始状态表
- 2. 状态化简
- 3. 状态分配
- 4. 选择触发器类型
- 5. 确定激励方程组和输出方程组 (直接使用激励表或化简转化方程组凑特性方程)
- 6. 画出逻辑图并检查自矫正能力

5.5 异步时序电路分析



1. 逻辑方程组

5.5 异步时序电路分析

19

1. 时钟信号方程组

$$CP_0 = CLK$$

$$CP_1 = Q_0$$
 上升沿触发

2. 激励方程组

$$D_0 = \overline{Q_0}$$

$$D_1 = \overline{Q}_1$$

3. 转化方程组

$$Q_0^{n+1} = D_0^n$$

$$Q_1^{n+1} = D_1^n$$


4. 输出方程组


$$Z = Q_1 Q_0$$

2. 列出转化表

Q_1^n	Q_0^n	CP_1 (3)	CP_0 (1)	$Q_1^{n+1} (4)$	$Q_0^{n+1}(2)$	Z
0	0	↑	↑	1	1	0
0	1	-	\uparrow	0	0	0
1	0	\uparrow	\uparrow	0	1	0
1	1	-	\uparrow	1	0	1

3. 画出状态图和时序图





4. 逻辑功能分析

异步二进制递减计数器

5.6 常见时序电路

5.6.1 序列信号检测器

5.6.2 脉冲分配器, 节拍脉冲产生器

5.6.3 寄存器

74HC374:

T 16-14% - 15		输入		内部触发器	输出
工作模式	\overline{OE}	CP	D_N	Q_N^{n+1}	$Q_0 \sim Q_7$
# 1 To VI 10 W. H.	L	†	r.	L	10 20 de 30 61 (I) 88 66 (I) +
存入和读出数据	L	1	н.	Н	相应内部触发器的状态
	Н	†	r.	L	高阻
存入数据,禁止输出	н	†	н.	Н	高阻

注 : D_N 和 Q_N^{n+1} 的下标表示第 N 位触发器。 L^* 和 H^* 表示 CP 脉冲上升沿之前瞬间 D_N 的电平。

5.6.4 移位寄存器

74HC194:

				输	入						输	出		
清零	控制	信号	时钟	串行	输入		并行	输入		Q_0^{n+1}	0**1	Q_2^{n+1}	Q_3^{n+1}	功能
\overline{CR}	S_1	S_0	CP	右移 D _{sR}	左移 D _{st}	D_{10}	$D_{\rm H}$	D_{12}	$D_{\rm B}$	Q ₀	Q_1^{n+1}	Q_2	Q_3	
L	×	×	×	×	×	×	×	×	×	L	L	L	Ĺ	异步 清零
H	L	L	×	×	×	×	×	×	×	Q_0^n	Q_1^n	Q_2^n	Q_3^n	保持
\mathbf{H}	-L	Н	1	L	×	×	×	×	×	L	Q_0^n	Q_1^n	Q_2^n	右移
H	L	H	1	H	×	×	×	×	×	Н	Q_0^n	Q_1^n	Q_2^n	右移
Н	Н	L	1	×	L	×	×	×	×	Q_{\perp}^{π}	Q_2^n	Q_3^n	L	左移
Н	Н	L	1	×	Н	×	×	×	×	Q_1^n	Q_2^n	Q_3^n	H	左移
Н	Н	Н	Ť	×	×	D_{10}^{*}	D_{11}^*	D *	D_{13}^*	D ₁₀	D_{11}	D_{12}	$D_{\mathfrak{B}}$	同步并 行置数

注: D_{1N}^* 表示 CP 脉冲上升沿之前瞬间 D_{1N} 的电平。

5.6.5 计数器

74LVC161 (同步计数器):

			#	俞	ί.				输 出				
清零	预置	使	能	时钟		预置数	据输入		0	0	0	0	进位
\overline{CR}	\overline{PE}	CEP	CET	CP	D_3	\bar{D}_2	D_1	D_{0}	Q_3	Q_2	Q_1	$Q_{\scriptscriptstyle 0}$	TC
L	×	×	×	×	×	×	×	×	L	L	L	L	L
Н	L	×	×	1	D_3^*	D_2^*	D_1^*	D_0^*	D_3	D_2	$D_{\scriptscriptstyle \perp}$	D_{o}	#
Н	Н	L	×	×	×	×	×	×		保	持		#
Н	Н	×	L	×	×	×	×	×		保	持		L
Н	н	Н	Н	1	×	×	×	×		it	数		#

注: D_s^* 表示 CP 脉冲上升沿之前瞬间 D_s 的电平。#表示只有当 $Q_sQ_2Q_1Q_6$ · CET=1(正逻辑体系) 时,TC 输出为高电平,其余均为低电平。

使用 74LVC161 构成模 9 的方法:

1. 反馈清零法: Q == 8 接 CR 清零

2. 反馈置数法: Q == 8 接 PE 置数 0, Q == 15, TC == 1 接 PE 置 7

5.6.6 环形计数器

5.7 时序可编程逻辑器件

SPLD 时序可编程逻辑器件

1. GAL: 通用数组逻辑 (简单, 低密度)

2. CPLD: 复杂型 PLD

3. FPGA: 现场可编程逻辑门阵列

索引

74HC138, 7	对偶规则, 3
74HC139, <mark>7</mark>	反码, <mark>1</mark>
74HC151, 8	汉阳, <u>1</u>
74HC194, <mark>20</mark>	或-与表达式,3
74HC374, <mark>20</mark>	₩ EL → TU /U 1 0 10
74HC4511, 8	激励方程组, 16, 19
74LVC161, <mark>21</mark>	激励组合电路, 15
	寄存器, 20
半法器, 10	计数器, 21
BCD, 1	加法器, 10
2421, <mark>2</mark>	节拍脉冲产生器, 20
5421, <mark>2</mark>	竞争, <mark>5</mark>
8421, <mark>2</mark>	LSI, 1
格雷码, <mark>2</mark>	逻辑方程组, 16, 18
IH □ '· ♥ /	
余 3 码, <mark>2</mark>	, , , , , ,
,	LUT, 9
余 3 码, <mark>2</mark>	, , , , , ,
余 3 码, <mark>2</mark> 余 3 循环码, <u>2</u>	LUT, 9
余 3 码, 2 余 3 循环码, 2 编码器, 6	LUT, 9 脉冲分配器, 20
余 3 码, 2 余 3 循环码, 2 编码器, 6	LUT, 9 脉冲分配器, 20 冒险, 5
余 3 码, 2 余 3 循环码, 2 编码器, 6 补码, 1	LUT, 9 脉冲分配器, 20 冒险, 5 米利型时序电路, 16
余 3 码, 2 余 3 循环码, 2 编码器, 6 补码, 1 CD4532, 6	LUT, 9 脉冲分配器, 20 冒险, 5 米利型时序电路, 16 米利型输出, 15
余 3 码, 2 余 3 循环码, 2 编码器, 6 补码, 1 CD4532, 6 储存电路, 15	LUT, 9 脉冲分配器, 20 冒险, 5 米利型时序电路, 16 米利型输出, 15 MSI, 1

24 索引

PAL, 11 同步时序电路, 15, 16, 18 PLA, 11 TTL, 1 PLD, 10 ULSI, 1 PROM, 11 VLSI, 1 全加器, 10 序列信号检测器, 20 时序可编程逻辑器件, 21 时序图, 17, 19 移位寄存器, 20 时钟信号方程组,19 异步时序电路, 15, 18 输出方程组, 16, 19 译码器,7 输出组合电路, 15 优先编码器,6 数据分配器, 7, 8 与-或表达式, 3 数据选择器,8 转化表, 16, 19 数值比较器, 10 转化方程组, 16, 19 SPLD, 21 状态表, 17 SSI, 1 状态图, 17, 19 锁存器, 13