# UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO



#### INTERRUPCIONES

## **ENMASCARABLES**

- 1. **IRQ** interrupción externa
- 2. **PSI** interrupción en modo síncrono
- 3. **SCI** interrupción en modo asíncrono de comunicación serie.

#### INTERRUPCIONES

NO ENMASCARABLES


- 1. **XIRQ** interrupción externa no enmascarable
- 2. **SWI** interrupción por software

### IRQ INTERRUPCIÓN EXTERNA

Se lleva acabo si el bit I del registro de código de condición de estados es '0' y el pin exterior IRQ\_ es bajo, o sea '0', es decir se tiene que dar las dos siguientes condiciones:


CCR S X H I='0' N Z V C

IRQ='0'




- 1 Cuando la interrupción es reconocida, el microprocesador termina la instrucción que esta en proceso.
- 2 El estado actual de los registros del microprocesador se guarda en la pila del stack.
- 3 La bandera I del CCR se pone en '1', este enmascaramiento asegura que ninguna interrupción sea atendida hasta que la presente haya sido atendida.
- 4 La dirección de la rutina del servicio de esta interrupción vector de interrupción esta especificada por el contenido de una dirección de 2 Bytes de acuerdo al siguiente esquema:

#### **CONDICIONES INICIALES AL RESET**



para reconectar de nivel bajo




PULL UP CONTROL REGISTER

PUPXE

1 Resistencias de pull deshabilitadas

1 Resistencias de pull habilitadas



Secuencia de Ilamada de interrupción
Secuencia de retorno de interrupción ------