
UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO




COMUNICACIÓN ASINCRONA

EL SCI (Serial Comunicación Interfase) en el μCU es un sistema de comunicación asíncrona en formato NRZ (un bit para empezar, 8 o 9 bits de datos, y un bit de paro) con circuito interno independiente de generación de tasa de baud's y un transmisor y receptor SCI. Este puede ser configurado por 8 o 9 bits de datos (uno el cual podría ser diseñado como un bit de paridad, odd or even). Si esta habilitado, la paridad es generada por hardware para transmisión y recepción de datos. Los errores de paridad recibidos son banderados por hardware. El generador de tasa de baud's esta basado sobre un modulo contador, permitiendo flexibilidad en elegir tasas de baud's diferentes. Hay una característica de receptor de weakup, una característica de línea perezosa (idle), un modo loop back, y varias características de error de detección. Dos pines del puerto proveen la interfase externa para la transmisión de datos (TXD), y el receptor de datos (RXD).



Código de transmisión ASCII



$$t_b = \frac{1}{baud}$$
 t_b = tiempo del bit
Baud = numero de bits transmitidos por segundo (baud rate)

Eiemplo:

Mensaje = 10 bits

Baud rate = 150

Numero de mensajes por segundo = 10

Tiempo de bit $t_b = \frac{1}{baud} = \frac{1}{150} = 6.67[ms]$

Tiempo de palabra = 6.67[ms](10bits) = 66.7[ms]


Ejemplo:

Codificar el siguiente mensaje y determinar el bit necesario para una paridad par.

28/10/2017 9:55 Titulo: Comunicación sincrona y asincrona

UNAM, Facultad de Ingeniería Autor: Santiago Cruz Carlos


Primero se transmite el bit menos significativo



\$48


Para velocidades mayores a 300 bits/s los datos son conducidos junto con una señal de reloj.

Hay un ciclo de reloj por bit de dato con la transición de uno a cero justo a la mitad del tiempo de cada bit.



El receptor puede depender de esta transición para indicar el tiempo cuando la línea de datos puede ser confiablemente muestrada.

REGISTROS:



Dos registros para la velocidad de transmisión SBRO \rightarrow SBR12 programar diferentes velocidades de transmisión.

Determinan la velocidad mediante la siguiente formula:

$$SCI_{BAUD_RATE} = \frac{MCLK}{16xBR}$$


MCLK=8[MHz]

BR= valor escrito en los bits

Para una velocidad de transmisión de 9600 bauds, tenemos:

$$SCI_{BAUD_RATE} = \frac{8[MHz]}{16x9600} = 52_{10} = 34_{16}$$

REGISTROS DE CONTROL:



Al reset 0 0 0 0 0 0 0 0

PT- bit de paridad (0-par, 1-impar)

PE - habilita paridad $(0 \rightarrow deshabilitado, 1 \rightarrow habilitado)$

ILT - detecta línea vacía (0→corta, 1→larga)

WAKE - arrangue (0 \rightarrow línea vacía, 1 \rightarrow linea marcada)

M - longitud de palabra $(0 \rightarrow 8 \text{ bits}, 1 \rightarrow 9 \text{ bits})$

7 6 5 4 3 2 1 0 SCOCR2 TIE TCIE RIE ILIE TE RE RWU SBK \$00C3

Al reset 0 0 0 0 0 0 0 0

SBK - comando de ruptura (0→deshabilitado, 1→ habilitado)

RWU - recepción de modo inicio ($0\rightarrow$ arrangue normal, $1\rightarrow$ arrangue con línea marcada)

RE - habilitación para recepción (0→deshabilitado, 1→habilitado)

TE - habilitación para transmisión (0→deshabilitado, 1→habilitado)

ILIE - habilitación de interrupción por línea vacía.

RIE - habilitación de interrupción por recepción

TCIE - habilitación de interrupción por transmisión completa.

TIE - habilitación de interrupción por transmisión.

7 6 5 4 3 2 1 0 SCOSR1 TDRE TC RDRF IDLE OR NF FE PF \$00C4

PF - error de paridad $(0 \rightarrow correcta, 1 \rightarrow incorrecta)$

FE - error de configuración en el bit de paro 0=0K!, 1=error.

NF - bandera de ruido en recepción 0=ok!, 1=ruido.

OR - sobre velocidad en recepción, 0=ok!, 1=sobrevelocidad

IDLE - detección de línea vacía, 0=línea activa, 1=línea vacía.

RDRF - registro de recepción de datos lleno (SCODR)

TC - transmisión completa, 0-ocupada, 1-completa.

TDRE - registro de transmisión de datos (SCODR)


PF -


FE - se usan dependiendo del tipo de interfase serial de comunicación utilizada.

NF -


OR -

IDLE TC - Normalmente no se usan.
7 6 5 4 3 2 1 0






MODOS TRANSMISIÓN:



Bandera TDRE del SCOSR1 (bit7)


TDRE=1, cada vez que un nuevo dato se transfiere del SCODRL al registro de corrimiento TSR

SUBRUTINA




RECEPCION:

REGISTRO DE CORRIMIENTO (RSR)



Bandera: RDRF del SCOSR1 (bit 5)

RDRF=1, cada vez que un nuevo dato se transfiere del registro de corrimiento (RSR) al SCODRL.



EJEMPLO:

Desarrollar un programa para establecer la comunicación entre una terminal tonta y un microprocesador.

El microprocesador recibe el carácter ASCII mandado por la terminal tonta, cuando termina el microprocesador debe de mandar de regreso a la terminal tonta:

- 1. <CR> en ASCII
- 2. <LF> en ASCII
- 3. <\$> en ASCII
- 4. Los dos números en hexadecimal que representa el carácter ASCII recibido

Ejemplo:

ASCII	"A"	\rightarrow	\$ 4	1	
HEXADECIMAL			\$34	\$31	
ASCII	"Z"	\rightarrow	\$ 5	Α	
HEXADECIMAL			\$35	\$41	

28/10/2017 9:55 Titulo: Comunicación sincrona y asincrona

UNAM, Facultad de Ingeniería Autor: Santiago Cruz Carlos

En ASCII los números del cero al nueve.

 $0 \rightarrow 30$

1 → 31

2 > 32

 $3 \rightarrow 33$


4 → 34

5 **→** 35

 $6 \rightarrow 36$

 $\begin{array}{c} 7 \rightarrow 37 \\ 8 \rightarrow 38 \end{array}$

9 **→** 39



SCOBDL SCOCR1 SCOCR2 SCOSR1 SCODRL TEMP TEMPL TEMPH	EQU EQU EQU EQU EQU EQU EQU	\$00C1 \$00C2 \$00C3 \$00C4 \$00C7 \$4000 \$4001 \$4002	
	LDX	#\$0000	
	LDAA STAA	#\$34 SCOBDL	;programar velocidad de transmisión
	CLRA STAA	SCOCR1	;programar longitud de palabra
	LDAA STAA	#\$C0 SCOCR2	; habilitar trans. Y recep. Y no hab. Interrupción
PROX	JSR STAA ANDA OR CMPA BLS ADDA STAA	GETDATA TEMP #\$0F #\$31 #\$39 GUARDL #\$07 TEMPL	; subrutina para leer dato en ASCII ; salva dato de código ASCII. ; convierte el LSB del dato a hexadecimal. ; compara el LSB con 9 BLS C+Z=1 Regm ≤ regn ; suma el offset ; carga dato
GOANDE	LSRA LSRA LSRA LSRA ANDA ORA STAA LDAA JSR	#\$07 #\$30 TEMPH #\$0D SENDATA #\$24 SENDATA TEMPL SENDATA TEMPH SENDATA PROX	;coloca el MSB a la derecha ;convierte el MSB a hexadecimal. ; manda el código <lf> ;</lf>
GETDATA	BRCLR LDAA	SCOSR1,X,\$20, GETDATA SCODRL,X	
SENDATA	RTS BRCLR STAA	SCOSR1,X,\$80, SENDATA SCODRL,X	


JNAM, Facultad de Ingeniería autor: Santiago Cruz Carlos	28/10/2017 9:55 Titulo: Comunicación sincrona y asincrona
RTS	

COMUNICACIÓN SÍNCRONA


- 1. El hc12 tiene una interfase serial sincrona, en el hc12 es llamada Interfase Periferica Serial (SPI)
- 2. Si un hc12 genera el reloj usado para la transferencia de datos sincronos este esta operando en Modo Maestro.
- **3.** Si un hc12 usa un reloj externo para la transferencia de datos sincronos este esta operando en **Modo Esclavo.**
- **4.** Si dos Hc12 se comunican uno con otro usando sus SPI's deben ser configurados uno como maestro y otro como esclavo.

5.

Establece comunicación con dispositivos periféricos tales como registros de corrimiento, display de cristal líquido, convertidores analógicos digitales, de forma directa, lo anterior hace que el puerto pueda funcionar como maestro o como esclavo.



Otro diagrama para la comprensión es presentado a continuación:



MISO: Master In - Slave Out MOSI: Master Out - Slave In

CONFIGURACION:

MAESTRO:

MISO → línea maestro de datos de entrada


MOSI → línea maestra de datos de salida

ESCLAVO:

MISO → línea esclava de datos de salida

MOSI → línea esclava de datos de entrada.

Cuando el MAESTRO inicia una transferencia 8 ciclos de reloj se generan sobre el pin SCLK. Tanto como en el MAESTRO como en el ESCLAVO el dato se adquiere en un flanco del ciclo de reloj y se muestrea en el ciclo opuesto. El dato cargado en el registro de corrimiento de 8 bits, sale por el pin MOSI hacia el ESCLAVO, mientras otro dato sale por la terminal MISO del ESCLAVO.



7 6 5 4 3 2 1 0 SPOCR1 0 1 0 1 0 0 0 \$00D0

Al reset

^{*}para este curso se tomo la configuración que se indica.

SP0CR1	SPIE	SPE	SWOM	MSTR	CPOL	СРНА	SSOE	LSBF	0x00D0
SP0CR2	0	0	0	0	PUPS	RDS	0	SPC0	0x00D1
SP0BR	0	0	0	0	0	SPR2	SPR1	SPR0	0x00D2
SP0SR	SPIF	WCOL	0	MODE	0	0	0	0	0x00D3
SP0DR	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	0x00D5
DDRS	DDS 7	DDS6	DDS5	DDS4	DDS3	DDS2	DDS1	DDS0	0x00D7

Explicación:

Read: SPI Control Register 1 SPIE SPE SWOM MSTR CPOL CPHA SSOE LSBF (SP0CR1) Write: \$00D0 See page 308. Reset: 0 0 0 0 0

> Read: Anytime Write: Anytime

SPIE - SPI Interrupt Enable Bit

0 = SPI interrupts are inhibited.

1 = Hardware interrupt sequence is requested each time the SP or MODF status flag is set.

SPE - SPI System Enable Bit

0 = SPI internal hardware is initialized and SPI system is in a low-power disabled state.

1 = PS4-PS7 are dedicated to the SPI function.

When MODF is set, SPE always reads 0. SP0CR1 must be written part of a mode fault recovery sequence.

SWOM - Port S Wired-OR Mode Bit

Controls not only SPI output pins but also the general-purpose outppins (PS4–PS7) which are not used by SPI.


0 = SPI and/or PS4-PS7 output buffers operate normally.

1 = SPI and/or PS4–PS7 output buffers behave as open-drain outputs.

MSTR — SPI Master/Slave Mode Select Bit

0 = Slave mode

1 = Master mode



PUPS - Pullup Port S Enable Bit

0 = No internal pullups on port S

1 = All port S input pins have an active pullup device. If a pin is programmed as output, the pullup device becomes inactive.

RDS - Reduce Drive of Port S Bit

0 = Port S output drivers operate normally.


1 = All port S output pins have reduced drive capability for lower power and less noise.

SPC0 — Serial Pin Control 0 Bit

This bit decides serial pin configurations with MSTR control bit.

	Pin Mode	SPC0 ⁽¹⁾	MSTR	MISO ⁽²⁾	MOSI ⁽³⁾	SCK ⁽⁴⁾	SS ⁽⁵⁾
#1	Normal	0	0	Slave out	Slave in	SCK in	SS in
#2	Nomai		1 Master in Master out		Master out	SCK out	SS I/O
#3	Bidirectional	1	0	Slave I/O	General-purposel/O	SCK in	SS in
#4	Didirectional	'	1	General-purposel/O	Master I/O	SCK out	SS I/O

- The serial pin control 0 bit enables bidirectional configurations.
- 2. Slave output is enabled if DDS4 = 1, SS = 0, and MSTR = 0. (#1, #3) 3. Master output is enabled if DDS5 = 1 and MSTR = 1. (#2, #4)
- SCK output is enabled if DDS6 = 1 and MSTR = 1. (#2, #4)
- SS output is enabled if DDS7 = 1, SSOE = 1, and MSTR = 1. (#2, #4)



0 0 0 0 0 Read: SPI Baud Rate Register SPR2 SPR1 SPR0 \$00D2 (SP0BR) Write: See page 311. Reset: 0 0 0 0 0 0

> Read: Anytime Write: Anytime


At reset, E clock divided by 2 is selected.

SPR2-SPR0 — SPI Clock (SCK) Rate Select Bits

These bits are used to specify the SPI clock rate.

Table 14-4. SPI Clock Rate Selection

SPR2	SPR1	SPR0	E Clock Divisor	Frequency at E Clock = 4 MHz	Frequency at E Clock = 8 MHz
0	0	0	2	2.0 MHz	4.0 MHz
0	0	1	4	1.0 MHz	2.0 MHz
0	1	0	8	500 kHz	1.0 MHz
0	1	1	16	250 kHz	500 kHz
1	0	0	32	125 kHz	250 kHz
1	0	1	64	62.5 kHz	125 kHz
1	1	0	128	31.3 kHz	62.5 kHz
1	1	1	256	15.6 kHz	31.3 kHz



Read: Anytime Write: Anytime

RDPS2 - Reduce Drive of PS7-PS4

- 0 = Port S output drivers for bits 7-4 operate normally.
- 1 = Port S output pins for bits 7–4 have reduced drive capability for lower power and less noise.

RDPS1 — Reduce Drive of PS3 and PS2

- 0 = Port S output drivers for bits 3 and 2 operate normally.
- 1 = Port S output pins for bits 3 and 2 have reduced drive capability for lower power and less noise.

RDPS0 — Reduce Drive of PS1 and PS0

- 0 = Port S output drivers for bits 1 and 0 operate normally.
- 1 = Port S output pins for bits 1 and 0 have reduced drive capability for lower power and less noise.

PUPS2 — Pullup Port S Enable PS7-PS4

- 0 = No internal pullups on port S bits 7-4.
- 1 = Port S input pins for bits 7–4 have an active pullup device. If a pin is programmed as output, the pullup device becomes inactive.


28/10/2017 9:55 Titulo: Comunicación sincrona y asincrona

UNAM, Facultad de Ingeniería Autor: Santiago Cruz Carlos

COMUNICACIÓN SERIE

Desarrollar un programa que mande un dato de μC por su terminal serial síncrona cada vez que se cierra el interruptor 's'. Al termino de cada dato mandado encender el led 'L' durante un segundo y esperar el próximo cierre del interruptor.

(poner diagrama)




PORTA DDRA PORTB DDRB SPOCR1 SPOCR2 SPOBR SPOSR SPODR VALSPI	EQU EQU EQU EQU EQU EQU EQU EQU EQU	\$0000 \$0002 \$0001 \$0003 \$00D0 \$00D1 \$00D2 \$00D3 \$00D5 \$4000	
	LDX BCLR BSET BSET BCLR	#\$0000 DDRA,X,\$80 DDRB,X,\$48 SPOCR1,X,\$50 SPOCR2,X,\$FF	;programar SPI
	LDAA STAA	#\$02 SPOBR,X,\$02	;velocidad de transmisión
ESP	BSET BRCLR JSR BCLR LDAA STAA BCLR INC	PORTB,X,\$48 PORTA,X,\$80,ESP REBOTE50 PORTB,X,\$08 VALSPI SPODR,X SPOSR,X,\$80,AQUI VALSPI	;inicilizar con led off y deshabilita esclavo ; leer ;retardo para estabilizar rebote ;habilitar esclavo ;manda dato ;manda dato ;lee si la transmisión se ha completado ;incrementa dato, el cual se enviará después del cierre de 's'.
DLYLP	BSET BCLR LDAA JSR DECA BNE	PORTB,X,\$08 PORTB,X,\$40 #\$14 REBOTE50 DLYLP	;deshabilitar esclavo ;encender led ;14h=20d, 20*50[ms]=1[s] ;retraso de 1 [s] ;retraso de 1 [s] ;retraso de 1 [s]
AUN	BSET BRSET JSR BRA	PORTB,X,\$40 PORTA,X,\$80,AUN REBOTE50 ESP	;apagar led ;lee si aun esta cerrado 's' ;retardo para estabilizar rebote

Serial síncrona

Se tienen 5 interruptores, uno de contacto momentáneo 't', y 4 de contactos sostenido A, B, C, y D, alambrados como se indica en la figura. Cada vez que el interruptor 't' se cierra, el microcontrolador debe analizar el estado de los interruptores A,B,C y D. y mandar hacia el dispositivo periférico vía el puerto de comunicación serie síncrona los códigos ASCII de las letras que corresponden al estado cuando 2 de los 4 interruptores están cerrados, prender el led 'L' durante 1 [s] y esperar otro cierre del interruptor 't'. Cuando el estado de los interruptores no corresponda al descrito anteriormente, el mC debe mandar el carácter NULL, prender el led durante 1 [s] y esperar el próximo cierre del interruptor 't'.

(pegar figura)



UNAM, Facultad de Ingeniería 28/10/2017 9:55
Autor: Santiago Cruz Carlos Titulo: Comunicación sincrona y asincrona

PORTA EQU \$0000

DDRA PORTB DDRB SPOCR1 SPOCR2 SPOBR SPOSR SPODR	EQU EQU EQU EQU EQU EQU EQU	\$0002 \$0001 \$0003 \$00D0 \$00D1 \$00D2 \$00D3 \$00D5	
	LDX LDX BCLR BSET BSET BCLR LDAA STAA	#\$0000 #\$0000 DDRA,X,\$80 DDRB,X,\$48 SPOCR1,X,\$50 SPOCR2,X,\$FF #\$02 SPOBR,X	;programar SPI ;velocidad de transmisión ;velocidad de transmisión
ESPERA	BSET BRCLR JSR	PORTB,X,\$48 PORTA,X,\$80,ESPERA REBOTE50	;deshabilitar esclavo ;lee estado del interruptor 'T' ;retardo para estabilizar rebote
	LDAA	PORTA,X	;leer estado de interruptores.
	ANDA CMPA BEQ	#\$0F #\$0C AB	;toma los 4 primeros bits para su lectura. ;interrupores A y B ; salta a subrutina AB
	CMPA BEQ	#\$OA AC	
	CMPA BEQ	#\$09 AD	
	CMPA BEQ	#\$06 BC	
	CMPA BEQ	#\$05 BD	
	CMPA BEQ	#\$O3 CD	
	BCLR CLRA	PORTB,X,\$08	;habilitar esclavo
	STAA	SPODR,X	;mandar NULL
TRCO DESH DLYLP	BRCLR BSET BCLR LDAA JSR	SPODR,X,\$80, TRCO PORTB,X,\$40 PORTB,X,\$40 #\$14 REBOTE50	;verifica si la transmisión esta completa ;deshabilitar esclavo ;prender led ;14h=20d, 20*50[ms]=1[s] ;retraso de 1 [s]
DESH	BEQ CMPA BEQ CMPA BEQ CMPA BEQ BCLR CLRA STAA BRCLR BSET BCLR LDAA	#\$06 BC #\$05 BD #\$03 CD PORTB,X,\$08 SPODR,X SPODR,X SPODR,X,\$80,TRCO PORTB,X,\$40 PORTB,X,\$40 #\$14	;cargar A con ceros ;mandar NULL ;verifica si la transmisión esta completa ;deshabilitar esclavo ;prender led ;14h=20d, 20*50[ms]=1[s]

	DECA BNE	DLYLP	;retraso de 1 [s] ;retraso de 1 [s]
AUN	BSET BRCLR JSR BRA	PORTB,X,\$40 PORTB,X,\$80,AUN REBOTE50 ESPERA	; apaga led ;leer si 'T' aún esta cerrado ; tiempo para estabilizar el rebote ;regresa a leer el estado del interruptor 'T'
АВ	LDAA LDAB BRA	#\$41 #\$42 TRANS	
AC	LDAA LDAB BRA	#\$41 #\$43 TRANS	
AD	LDAA LDAB BRA	#\$41 #\$44 TRANS	
ВС	LDAA LDAB BRA	#\$42 #\$43 TRANS	
BD	LDAA LDAB BRA	#\$ #\$ TRANS	
CD	LDAA LDAB	#\$43 #\$44	
TRANS	BCLR STAA	PORTB,X,\$08 SPODR,X	;habilitar esclavo ;transmite los datos del acumulador A
TRC1	BRCLR STAB	SPOSR,X,\$80, TRC1 SPODR,X	; verifica transmisión fue completa enviada de A ; transmite los datos del acumulador B
TRC2	BRCLR	SPOSR,X,\$80, TRC2	;verifica si transmisión fue completa enviada de B
	BRA	DESH	;salta a deshabilitar el esclavo


REBOTE50

EJEMPLO COMUNICACIÓN SERIAL ASINCRONA

Una terminal transmite en forma serial asíncrona grupos de 8 bits en código binario puro, desarrolle un programa que encienda un led por un tiempo de 5 [s], cada vez que el microcontrolador recibe la secuencia 01,03,07,09, y mande el mensaje hacia la terminal, si la secuencia no es la correcta, el mC debe mandar el mensaje NULL en código ASCII.

Supóngase que se recibe la siguiente secuencia 02, 03, 01, 03, 07, 09, 08, 07, 01, 01, 03, 07, 09, 01, 02, 05, 01, 03, 07, 09,

El mC solo enviara el mensaje cuando detecte la secuencia.



SCOBDL SCOCR1 SCOCR2 SCOSR1 SCODRL	EQU EQU EQU EQU EQU	\$00C1 \$00C2 \$00C3 \$00C4 \$00C7	
	LDX LDAA STAA CLRA STAA LDAA STAA	#\$0000 #\$34 SCOBDL SCOCR1 #\$0C SCOCR2	;velocidad de transmisión ;velocidad de transmisión ;programar longitud de palabra ;programar longitud de palabra ;habilitar transmisión ;habilitar transmisión
OTRO	JSR	GETDATA	; subrutina para leer código binario
VUELVE	CMPA BNE JSR CMPA BNE JSR CMPA BNE JSR CMPA BNE JSR CMPA BNE LDAA JSR LDAA JSR BRA	#\$01 NULL GETDATA #\$03 VUELVE GETDATA #\$07 VUELVE GETDATA #\$09 VUELVE PORTA,X,\$80 TIEMPO PORTA,X,\$80 #\$4F SENDATA #\$48 SENDATA OTRO	; subrutina para leer código binario ; si no es 03, vuelve a verificar si es 01 ; subrutina para leer código binario ; si no es 07, vuelve a verificar si es 01 ; subrutina para leer código binario ; si no es 09, vuelve a verificar si es 01 ; enciende LED ; tiempo de retardo ; apaga LED ; carga o ; envia o ; carga K ; envia K ; regresa a verificar otra secuencia
NULL	LDAA JSR BRA	#\$00 SENDATA OTRO	;00 es null ; envia null ; regresa a verificar otra secuencia
GETDATA	BRCLR LDAA RTS	SCOSR1,X,\$20, GETDATA SCODRL,X	;subrutina de obtención de dato
SENDATA	BRCLR STAA	SCOSR1,X,\$80, SENDATA SCODRL,X	;subrutina de envío de dato
TIEMPO			; subrutina de tiempo de retardo