

|             |   |   |   |   |        |
|-------------|---|---|---|---|--------|
| Adı Soyadı: | 1 | 2 | 3 | 4 | TOPLAM |
| Numarası:   |   |   |   |   |        |

**S.Ü. MÜH. MİM. FAK. ELK. ELT. MÜH. BÖL.  
LOJİK DEVRELER DERSİ VİZE SINAVI**

**26.11.2012**

1. a, b ve c şıklarındaki fonksiyonları Karnaugh diyagramı ile sadeleştiriniz.

a)  $F(A, B, C, D) = \prod(0, 1, 2, 7, 8, 10, 13) + \Phi(5, 9, 15)$  **(7.5p)**

b)  $F(A, B, C, D) = \sum(0, 2, 4, 7, 8, 10, 11, 15) + \Phi(5, 6, 13, 14)$  **(7.5p)**

c) Analog çıkış gerilimi  $-1V$  ile  $+4V$  arasında değişen ve  $625mV$  duyarlılığa sahip bir DAC devresi tasarlanacaktır. Sayısal giriş verisi kaç bit ile ifade edilmelidir? DAC' a ait dönüştürme tablosunu oluşturunuz (Tablo her sayısal girişe karşılık elde edilen analog çıkışı göstermelidir). **(10p)**

2.  $F = (\bar{A} + B) \cdot (C + \bar{B})$  lojik fonksiyonunu

a) DL kullanarak gerçekleştiriniz. **(12.5p)**

b) TTL kullanarak gerçekleştiriniz. **(12.5p)**

3.  $F = \sum(0, 2, 5, 6, 7, 9, 13, 14, 15)$  Boole fonksiyonunu bir adet  $8 \times 1$  MUX kullanarak tasarlayınız (MUX seçme girişleri fonksiyona ait değişkenlerden uygun olanları seçilerek gerçekleştirilecektir). **(25p)**

4.  $2 \times 4$  decoderlerden yeterli sayıda kullanarak  $4 \times 16'$  lık bir decoder tasarlayınız (Tasarlanan decodere ait fonksiyon tablosu (Girişler:  $I_0, I_1, I_2$  ve  $I_3$ , Çıkışlar:  $Q_0, Q_1, Q_2, \dots, Q_{15}$ ) verilmelidir). **(25p)**

**SÜRE: 90 dak.**

**BAŞARILAR...**

Doç. Dr. Salih GÜNEŞ

Yrd. Doç. Dr. Rahime CEYLAN