

Adı Soyadı:
Numarası:

T.C. Selçuk Üniversitesi, Müh. Fak., Elk.-Elt.
Müh. Böl., Lojik Devreler BÜTÜNLEME Sınavı

1	2	3	4	5
Toplam				

Açıklamalar:

Tarih: 30.01.2015 Süre: 90 dk.

- Öğrencilerin sınav salonuna pergel, cetvel vb. gereçlerle ve veri kaydetme özelliği bulunmayan hesap makinesi dışında araç/gereçlerle girmesi yasaktır. **Cep telefonu** vb. cihazların sınavda açık tutulması kesinlikle **yasaktır**.
- Öğrenciler sınav yürütücüsü olan Öğretim Üyesi ya da Araştırma Görevlilerinin **tüm uyarılarına uymak** zorundadırlar.
- Kopya çeken, çekmeye teşebbüs eden ya da kopyaya yardım edenler hakkında Bölüm Başkanlığınca **yasal işlem** başlatılacaktır.

Yukarıdaki kuralları okudum, anladım ve bu kurallara uygun sınava girmeyi kabul ettim. İmza: _____


BAŞARILAR...

Doç. Dr. Salih GÜNEŞ & Yrd.Doç.Dr. Rahime CEYLAN

S.1. a) $F(A, B, C, D) = \prod(2, 4, 9, 10, 12, 15) + \Phi(6, 11, 13, 14)$ (5p)

b) $F(A, B, C, D) = \sum(0, 2, 3, 8, 14, 15) + \Phi(7, 10, 11)$ (5p)

S.2. Şekilde verilen JK flip-flop' un senkron ve asenkron girişlerine uygulanan darbelere ait diyagram aşağıda görülmektedir. Başlangıçta flip-flop' da Lojik1 değerinin yüklü olduğunu göz önüne alarak Q çıkışının değişimini çiziniz. (25p)



S.3. Yeterli sayıda 3×8 decoder kullanarak bir 4×16 'lık decoder tasarlayınız (*Tasarladığınız decoderin fonksiyon tablosunu oluřturunuz*). **(20p)**

S.4. a) 7493 entegresini kullanarak Mod-39 asenkron sayıcı devresini tasarlayınız. **(20p)**

b) a şıkında tasarlanan sayıcının yayılma (propagasyon) gecikmesini hesaplayınız *(Bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır).* **(5p)**

S.5. Bir tam çıkarıcıyı 2 adet 4×1 MUX kullanarak tasarlayınız (*MUX' ların seçme uçları tam çıkarıcı girişlerinden seçilecektir. MUX' lara ait fonksiyon tabloları mutlaka belirtilmelidir.* **(20p)**)
