

Adı Soyadı:
Numarası:

T.C. Selçuk Üniversitesi, Müh. Fak., Elk.-Elt.
Müh. Böl., Lojik Devreler Dersi FİNAL Sınavı

1	2	3	4	5
Toplam				

Açıklamalar:

Tarih: 15.01.2016 Süre: 90 dk.


- Öğrencilerin sınav salonuna pergel, cetvel vb. gereçlerle ve veri kaydetme özelliği bulunmayan hesap makinesi dışında araç/gereçlerle girmesi yasaktır. **Cep telefonu** vb. cihazların sınavda açık tutulması kesinlikle **yasaktır**.
- Öğrenciler sınav yürütücüsü olan Öğretim Üyesi ya da Araştırma Görevlilerinin **tüm uyarılarına uymak** zorundadırlar.
- Kopya çeken, çekmeye teşebbüs eden ya da kopyaya yardım edenler hakkında Bölüm Başkanlığınca **yasal işlem** başlatılacaktır.

Yukarıdaki kuralları okudum, anladım ve bu kurallara uygun sınava girmeyi kabul ettim. İmza: _____

BAŞARILAR... Doç. Dr. Salih GÜNEŞ & Yrd. Doç. Dr. Rahime CEYLAN

S.1. TTL ve CMOS tüm devreleri besleme gerilimi, harcadıkları güç, giriş/çıkış özellikleri, propagasyon gecikmesi ve gürültü filtreleme özellikleri bakımından karşılaştırınız. **(10p)**

S.2. Şekilde verilen JK flip-flop' un senkron ve asenkron girişlerine uygulanan darbelerle ait diyagram aşağıda görülmektedir. Başlangıçta flip-flop' da Lojik1 değerinin yüklü olduğunu göz önüne alarak Q çıkışının değişimini çiziniz. **(20p)**



S.3. a) Mod-11 asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Sayıcı tekrar sıfıra dönecektir. Flip-flopların preset (set) ve clear uçları inverslidir*). **(10p)**


b) 11' e kadar sayan ve 11' de duran asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Flip-flopların preset (set) ve clear uçları inversli değildir*). **(10p)**

c) a ve b şıklarında tasarladığınız sayıcıların propagasyon gecikmelerini hesaplayınız (*Bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır*). **(5 p)**

S.4. a) 7493 entegresini kullanarak Mod-65 asenkron sayıcı devresini tasarlayınız. **(20p)**

b) a şıkında tasarlanan sayıcının yayılma (propagasyon) gecikmesini hesaplayınız (*Bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır*). **(5p)**

S.5. a) Aşağıda blok diyagramı verilen devrede C noktasındaki sinyalin frekansı 64 kHz ise A, B, D ve E noktalarındaki frekansları bulunuz. **(10p)**



b) Yeterli sayıda 2×4 decoder kullanarak $4 \times 16'$ lık bir decoder tasarlayınız ($2 \times 4'$ lük decoderler 2 enable ucuna (1 tümleyen, 1 normal girişli) sahiptir. Girişlere uygun olarak hangi decoderin seçildiğini gösteren fonksiyon tablosu verilmelidir. Ayrıca $4 \times 16'$ lık decoder girişleri ($I_0, \dots, I_3$) ve çıkışları ($Q_0, \dots, Q_{15}$) tasarım üzerinde belirtilmelidir.). **(10p)**