



Adı Soyadı:	1	2	3	4	5	TOPLAM
Numarası:						

S.Ü. MÜH. MİM. FAK. ELK. ELT. MÜH. BÖL.
LOJİK DEVRELER DERSİ BÜTÜNLEME SINAVI

12.02.2011

1. TTL ve CMOS tüm devreleri besleme gerilimi, harcadıkları güç, giriş/çıkış özellikleri, propagasyon gecikmesi ve gürültü filtreleme özellikleri bakımından karşılaştırınız. **(10p)**
2. **a)** Mod-14 asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Sayıcı tekrar sıfıra dönecektir. Flip-flopların preset (set) ve clear uçları inverslidir.*). **(10p)**
b) 7' e kadar sayan ve 7' de duran asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Flip-flopların preset (set) ve clear uçları inversli değildir.*). **(10p)**
3. $F = \sum(0, 3, 5, 6, 8, 9, 14, 15)$ Boole fonksiyonunu bir adet 8×1 MUX kullanarak tasarlayınız (*MUX seçme girişleri fonksiyona ait değişkenlerden uygun olanları seçilerek gerçekleştirilecektir.*). **(20p)**
4. **a)** 7493 entegresini kullanarak Mod-65 asenkron sayıcı devresini tasarlayınız. **(15p)**
b) a şıkında tasarlanan sayıcının yayılma (propagasyon) gecikmesini hesaplayınız (*Bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır.*). **(5p)**
5. Aşağıdaki devre için, grafikte verilen CLK, CLR sinyallerine göre A, B, C, D₁, D₄, Q sinyallerini grafik üzerine çiziniz (*Sinyal çizimlerinde FF gecikme süreleri de göz önüne alınacaktır. Sayıcı ve dekoder için en anlamsız bit A' dır, Ring sayıcıda başlangıçta 0001 değerinin yüklü olduğu varsayılacaktır.*). **(30p)**



SÜRE: 90 dak.

BAŞARILAR...