



Adı Soyadı:	1	2	3	4	5	TOPLAM
Numarası:						

S.Ü. MÜH. MİM. FAK. ELK. ELT. MÜH. BÖL.
LOJİK DEVRELER DERSİ FİNAL SINAVI

25.01.2011

1. TTL ve CMOS tüm devreleri besleme gerilimi, harcadıkları güç, giriş/çıkış özellikleri, propagasyon gecikmesi ve gürültü filtreleme özellikleri bakımından karşılaştırınız. **(10p)**
2. a) Mod-18 asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Sayıcı tekrar sıfıra dönecektir. Flip-flopların preset (set) ve clear uçları inverslidir.*). **(10p)**
b) 10' a kadar sayan ve 10' da duran asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Flip-flopların preset (set) ve clear uçları inversli değildir.*). **(10p)**
3. İki adet 4×1 MUX kullanarak bir tam toplayıcı tasarlayınız (MUX seçme girişleri tam toplayıcı girişlerinden uygun olanları seçilerek gerçekleştirilecektir. Tasarlanan devrenin $S(Sum)$ ve $C(Carry)$ olmak üzere iki çıkışı olacaktır). **(20p)**
4. a) 7493 entegresini kullanarak Mod-75 asenkron sayıcı devresini tasarlayınız. **(15p)**
b) a şıkında tasarlanan sayıcının yayılma (propagasyon) gecikmesini hesaplayınız (*Bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır.*). **(5p)**
5. Aşağıdaki devre için, grafikte verilen CLK, CLR sinyallerine göre A, B, C, D_1, D_7, Q sinyallerini grafik üzerine çiziniz (*Sayıcı ve dekode için en anlamsız bit A' dir.*). **(30p)**



SÜRE: 90 dak.

BAŞARILAR...