

Adı Soyadı:	1	2	3	4	5	TOPLAM
Numarası:						

**S.Ü. MÜH. MİM. FAK. ELK. ELT. MÜH. BÖL.
LOJİK DEVRELER DERSİ FİNAL SINAVI**

20.01.2012

1. Analog çıkış gerilimi $-2V$ ile $+3V$ arasında değişen ve $625mV$ duyarlılığa sahip bir DAC devresi tasarlanacaktır. Sayısal giriş verisi kaç bit ile ifade edilmelidir? DAC' a ait dönüştürme tablosunu oluşturunuz (*Tablo her sayısal girişe karşılık elde edilen analog çıkışı göstermelidir*). **(10p)**
2. a) Mod-14 asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Sayıcı tekrar sıfıra dönecektir. Flip-flopların preset (set) ve clear uçları inverslidir*). **(10p)**
b) $7'$ e kadar sayan ve $7'$ de duran asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Flip-flopların preset (set) ve clear uçları inversli değildir*). **(10p)**
c) a ve b şıklarında tasarladığınız sayıcıların propagasyon gecikmelerini hesaplayınız (*Bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır*). **(5 p)**
3. Yeterli sayıda 3×8 decoder kullanarak bir $4 \times 16'$ lık decoder tasarlayınız (*Tasarladığınız decoderin fonksiyon tablosunu oluşturunuz*). **(20p)**
4. a) 7493 entegresini kullanarak Mod-53 asenkron sayıcı devresini tasarlayınız. **(15p)**
b) a şıkında tasarlanan sayıcının yayılma (propagasyon) gecikmesini hesaplayınız (*Bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır*). **(5p)**
5. Bir tam çıkarıcıyı 2 adet 4×1 MUX kullanarak tasarlayınız (*MUX' ların seçme uçları tam toplayıcı girişlerinden seçilecektir. MUX' lara ait fonksiyon tabloları mutlaka belirtilmelidir*). **(25p)**

SÜRE: 90 dak.

BAŞARILAR...