

Adı Soyadı:
Numarası:

T.C. Selçuk Üniversitesi, Müh. Fak., Elk.-Elt.
Müh. Böl., Lojik Devreler Dersi FİNAL Sınavı

1	2	3	4	5
Toplam				

Açıklamalar:

Tarih: 12.01.2015 Süre: 90 dk.


- Öğrencilerin sınav salonuna pergel, cetvel vb. gereçlerle ve veri kaydetme özelliği bulunmayan hesap makinesi dışında araç/gereçlerle girmesi yasaktır. **Cep telefonu** vb. cihazların sınavda açık tutulması kesinlikle **yasaktır**.
- Öğrenciler sınav yürütücüsü olan Öğretim Üyesi ya da Araştırma Görevlilerinin **tüm uyarılarına uymak** zorundadırlar.
- Kopya çeken, çekmeye teşebbüs eden ya da kopyaya yardım edenler hakkında Bölüm Başkanlığınca **yasal işlem** başlatılacaktır.

Yukarıdaki kuralları okudum, anladım ve bu kurallara uygun sınava girmeyi kabul ettim. İmza: _____

BAŞARILAR... Doç. Dr. Salih GÜNEŞ & Yrd. Doç. Dr. Rahime CEYLAN

S.1. Analog çıkış gerilimi -1 V ile $+4\text{ V}$ arasında değişen ve 625 mV duyarlılığa sahip bir DAC devresi tasarlanacaktır. Sayısal giriş verisi kaç bit ile ifade edilmelidir? DAC' a ait dönüştürme tablosunu oluşturunuz (*Tablo her sayısal girişe karşılık elde edilen analog çıkışı göstermelidir*). (10p)

S.2. Şekilde verilen JK flip-flop' un senkron ve asenkron girişlerine uygulanan darbelerle ait diyagram aşağıda görülmektedir. Başlangıçta flip-flop' da Lojik1 değerinin yüklü olduğunu göz önüne alarak Q çıkışının değişimini çiziniz. (20p)



S.3. a) Mod-13 asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Sayıcı tekrar sıfıra dönecektir. Flip-flopların preset (set) ve clear uçları inverslidir*). **(10p)**

b) 14' e kadar sayan ve 14' de duran asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Flip-flopların preset (set) ve clear uçları inversli değildir*). **(10p)**

c) a ve b şıklarında tasarladığınız sayıcıların propagasyon gecikmelerini hesaplayınız (*Bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır*). **(5 p)**

S.4. a) 7493 entegresini kullanarak Mod-37 asenkron sayıcı devresini tasarlayınız. **(20p)**

b) a şıkında tasarlanan sayıcının yayılma (propagasyon) gecikmesini hesaplayınız (*Bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır*). **(5p)**

S.5. $A = A_3A_2A_1A_0$ sayısı ile sırasıyla $A - 1$, $A - 2$, $A + 3$ ve $A + 4$ işlemlerini gerçekleştiren devreyi tam toplayıcı kullanarak tasarlayınız. **(20p)**
