

Adı Soyadı:  
Numarası:

S. Ü. Müh. Fak. Elk.-Elt. Müh. Bölümü  
Lojik Devreler Dersi Bütünleme Sınavı  
(06.02.2017) Sınav Süresi: 90 dakika

|   |  |        |  |
|---|--|--------|--|
| 1 |  | 2      |  |
| 3 |  | 4      |  |
| 5 |  |        |  |
|   |  | Toplam |  |


**Açıklamalar:**

- Öğrencilerin sınav salonuna pergel, cetvel vb. gereçlerle ve veri kaydetme özelliği bulunmayan hesap makinesi dışında araç/gereçlerle girmesi yasaktır. Cep telefonu vb. cihazların sınavda açık tutulması kesinlikle **yasaktır**.
- Öğrenciler sınav yürütücüsü olan Öğretim Üyesi ya da Araştırma Görevlilerinin **tüm uyarılarına uymak** zorundadırlar.
- Kopya çeken, çekmeye teşebbüs eden ya da kopyaya yardım edenler hakkında Bölüm Başkanlığınca **yasal işlem** başlatılacaktır.

**Yukarıdaki kuralları okudum, anladım ve bu kurallara uygun sınava girmeyi kabul ettim. İmza:** \_\_\_\_\_

**S.1.** Gerekli sayıda  $1 \times 2$  DEMUX ve  $1 \times 4$  DEMUX kullanarak bir adet  $1 \times 8$  DEMUX tasarlayınız. Tasarladığınız DEMUX' a ait fonksiyon tablosunu veriniz. **(15p)**

**S.2.** Şekilde verilen JK flip-flop' un senkron ve asenkron girişlerine uygulanan darbelerle ait diyagram aşağıda görülmektedir. Başlangıçta flip-flop' da Lojik1 değerinin yüklü olduğunu göz önüne alarak Q çıkışının değişimini çiziniz. **(20p)**



**S.3. a)** Mod-13 asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Sayıcı tekrar sıfıra dönecektir. Flip-flopların preset (set) ve clear uçları inverslidir.*). **(10p)**

---

**b)** 13' e kadar sayan ve 13' de duran asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Flip-flopların preset (set) ve clear uçları inversli değildir.*). **(10p)**

---

**c)** a ve b şıklarında tasarladığınız sayıcıların propagasyon gecikmelerini hesaplayınız (*Bir FF' in yayılma gecikme süresi 40 ns ve bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır.*). **(5 p)**

---

**S.4.a.** 7493 entegresini kullanarak Mod-47 asenkron sayıcı devresini tasarlayınız. **(20p)**

---

---

**S.4.b** a şıkında tasarlanan sayıcının yayılma (propagasyon) gecikmesini hesaplayınız (*Bir FF' in yayılma gecikme süresi 40 ns ve bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır*). **(5p)**

---

**S.5.** BCD kodundaki  $A (A_3A_2A_1A_0)$  sayısını 3-Fazlalık Koduna dönüştüren kod çözücüyü tam toplayıcı kullanarak (Full-Adder) tasarlayınız. **(15p)**

---