

Adı Soyadı:
Numarası:

KTÜN Müh. ve Doğa Bil. Fak. Elk.-Elt. Müh.
Lojik Devreler FİNAL Sınavı
(19.01.2024) Sınav Süresi: 90 dakika

1		3	
2		4	
5			
		Toplam	

Açıklamalar:


1. **Cep telefonu** vb. cihazların sınavda açık tutulması kesinlikle **yasaktır**.
2. Öğrenciler sınav yürütücüsü olan Öğretim Üyesi ya da Araştırma Görevlilerinin **tüm uyarılarına uymak** zorundadırlar.
3. Kopya çeken, çekmeye teşebbüs eden ya da kopyaya yardım edenler hakkında Bölüm Başkanlığınca **yasal işlem** başlatılacaktır.

Yukarıdaki kuralları okudum, anladım ve bu kurallara uygun sınava girmeyi kabul ettim. İmza: _____

Doç. Dr. Rahime CEYLAN & Dr. Öğr. Üyesi Hasan KOYUNCU

1. **Normal çıkışlı** 3×8 kod çözücü (decoder) kullanarak bir tam çıkarıcı tasarlayınız. (Kod çözücüye dair doğruluk tablosunu oluşturunuz. Kod çözücüye dair denklem çıktıları tabloda veya kod çözücü üzerinde belirtilmelidir). (15p)

2) Şekilde verilen D flip-flop' un senkron ve asenkron girişlerine uygulanan darbelerle ait diyagram aşağıda görülmektedir. Başlangıçta flip-flop' da **Lojik-1** değerinin yüklü olduğunu göz önüne alarak, Q çıkışının değişimini çiziniz. (Flip-flop için gerekli doğruluk tablolarını yazınız) (20p)



3. a) Mod-11 asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Sayıcı tekrar sıfıra dönecektir. Flip-flopların preset (set) ve clear uçları normal girişlidir.*). **(10p)**


b) 18'e kadar sayan ve 18'de duran asenkron sayıcıyı JK flip-flop kullanarak tasarlayınız (*Flip-flopların preset (set) ve clear uçları tümleyen girişli(inversli)dir.*). **(10p)**

c) a ve b şıklarında tasarladığımız sayıcıların propagasyon gecikmelerini **avrı avrı** hesaplayınız (*Bir FF' in yayılma gecikme süresi 40 ns ve bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır*). **(5 p)**

4. a) 7493 entegresini kullanarak Mod-41 asenkron sayıcı devresini minimum sayıda kapı içerecek şekilde tasarlayınız. **(20p)**

b) a şıkında tasarlanan sayıcının yayılma (propagasyon) gecikmesini hesaplayınız (*Bir FF' in yayılma gecikme süresi 40 ns ve bir lojik kapının yayılma gecikmesi 20 ns olarak alınacaktır*). **(5p)**

5. a) Aşağıda blok diyagramı verilen sayıcı katarına frekansı 600 MHz olan bir clock sinyali verilmektedir. A, B, C ve D noktalarındaki frekansları hesaplayınız. (10p)



b) S_1S_0 seçme uçlarının alacağı değere bağlı olarak, 4 bitlik $A_3A_2A_1A_0$ sayısının 1 eksiğini, 3 fazlasını, 4 eksiğini ve 2 katını veren lojik devreyi bir bitlik tam toplayıcıları ve gerekli kombinasyonel devre elemanlarını kullanarak gerçekleyiniz (Seçme uçlarına bağlı olarak devre çıkışından elde edilecek işlem tablo halinde gösterilecektir. Tasarlanan devre, işlem sırasını yukarıda belirtildiği şekilde (A-1, A+3, A-4, 2A) sağlamalıdır). (10p)