hil_nucleo
Verificación del nucleo en la placa (fase 05, hardware-in-the-loop).

SOFIA2 - Arquitectura genérica para FPGA
Fuentes: fifo_tb/fifo_wishbone.v
Creador: Jesús Arroyo Torrens