
Laboratório de Sistemas Digitais

Experimento 02

OBJETIVO:

- Aprender a descrever circuitos lógicos em VHDL.
- Simular um somador e um multiplexador.
- Familiarizar-se com o ModelSim.

INSTRUÇÕES:

- Leia atentamente cada questão.
- Implemente o código VHDL.
- Anexe ao relatório o código-fonte e a simulação.

AVALIAÇÃO:

- O relatório é individual e receberá uma nota de 0 a 10, considerando os seguintes aspectos:
 - Documentação do código, contida no relatório (pdf) e no código vhd - 20% da nota do projeto;
 - Compilação do código, apresentada no relatório do projeto e confirmado pelo código vhd - 10% da nota do projeto;
 - Simulação do código, apresentada no relatório do projeto e confirmado pelo código vhd - 70% da nota do projeto.

Questão 01

Descrever em VHDL e simular no ModelSim uma entidade com três bits de entrada (A, B e Cin) e dois bits de saída (S e Cout) que implemente um somador completo, descrito pelas seguintes funções lógicas.

Questão 02

Utilizando atribuições condicionais (when-else), escrever em VHDL e simular uma entidade que descreva um multiplexador 8 para 1 (8x1). Essa entidade deve ter dois vetores de entrada (S com 3 bits e D com 8 bits) e um bit de saída (Y). A tabela verdade do multiplexador é apresentada abaixo.

Entrada (S)	Saída (Y)
000	D0
001	D1
010	D2
011	D3
100	D4
101	D5
110	D6
111	D7

Material para Consulta

Modelo de Relatório

- Para o Experimento 1, utilize este [template](#).
- Para os demais experimentos, utilize o [modelo para ModelSim](#).

Arquivos de Teoria

- Introdução ao VHDL: http://seusite.com/intro_vhdl.pdf
- Guia do ModelSim: http://seusite.com/guia_modelsim.pdf