

FAQ VHDL

Juliano Mourão Vieira

19 de setembro de 2023

- Q: Estou usando um comando `process`, mas não é pra gerar um registrador copiado do PDF do lab nem pra testbench. Será que estou fazendo besteira?

R: YES, você provavelmente está fazendo besteira! O `process` é específico para “processos sequenciais” (no nosso caso: criar registradores e criar memórias, *nada mais*). Se você colocou `process` porque tava dando erro, ou porque o ChatGPT mandou ou porque um fórum mandou, você está declarando que não quer ajuda do professor. Não tem problema, desde que não venha me encher o saco e que saiba explicar o que está acontecendo.

- Q: Tem alguma dica geral boa?

R: Tenho sim! O arquivo `work-obj93.cf` (ou `work-obj08.cf`) é o cara que **contém tudo do projeto**. De vez em quando (ou sempre), **apaguem ele** porque às vezes fica lixo de compilações anteriores e dá uns bugs esquisitos. Pode usar `ghdl --remove` ou apagar manualmente na pasta.

- Q: Não estou vendo as ondas no **GtkWave**!

- Tem que *inserir as ondas pra visualização* (duplo clique em *top* no painel à esquerda, clique em *wut*, clique no *signal* no painel de baixo e "Append").
- Também tem que *acertar o zoom* (Time => Zoom => Zoom Full no menu, ou Alt + F)

- Eu **altero o arquivo VHDL** e nada acontece!

- *Delete o arquivo work-obj08.cf!* <== **ATENÇÃO!** Faça isso periodicamente. Pode ser manualmente ou usando `ghdl --remove`; talvez o nome seja `work-obj93.cf`.
- Confira que os nomes de arquivo, entidade, arquitetura e componente são idênticos.

- Confira os **sinais** na entidade e no componente -- fez alteração e esqueceu de algum?
- Se você tiver feito cópia de algum arquivo, certeza que está editando numa pasta e compilando em outra. Levante a mão aí quem já fez isso na vida \o
- As formas de onda estão uma confusão!
 - Você pode inserir espaçadores, colocar cores diferentes, dar bons nomes pros sinais ou anotar a ordem num caderno ou txt.
 - Você pode colocar os números em decimal, hexa, binário ou mesmo decimal com negativos.

- **Erros Comuns (“*O que diachos está acontecendo?*”)**

Abaixo, coisas que o compilador não pega direito.

- Erros bizarros podem ser gerados se você errar o nome da entidade na arquitetura:

```
architecture a_porta_tb of porta is
-- Devia ser porta_tb! Erro de copy-paste
```

O compilador pode indicar que os pinos do componente estão errados ou que não acha o componente.

- Esquecer um pino no *port map* significa “deixar ele em aberto” e então *o programa não avisa isso...* Se alterar a pinagem numa entidade, confira imediatamente os “component” dela em outros arquivos.

```
 uut: porta port map(
    in_a  => in_a,
    --in_b => in_b, <= Se comentar essa linha,
                        isto não é avisado!!!
                        Vai faltar pino!
```

- Você usou if? *Você usou if?!* Peralá, só use isso para construir um registrador simples, sem nenhuma lógica. Se a internet ou o ChatGPT sugeriu que você usasse em outro lugar, *ignore-os e não use if*. Provavelmente *when-else* é o que você quer.
- Idem para **case-when**.
- Tá aparecendo um *warning* de “metavalue detected”? Procure na mensagem um “:@0ms:”, se estiver lá pode ignorar o aviso (se não estiver lá, você fez besteira). Se quiser fazer esses warnings sumirem, dá pra inicializar com := (na declaração) os signals

ligados a entradas de componentes, tipo assim: *signal s_entr: unsigned (1 downto 0) := "00";*¹

- Tem um sinal com duas atribuições? Tipo, mesmo em arquivos diferentes ou lugares diferentes? Como abaixo?

```
d <= b or c;  
-- ...  
d <= a;
```

Erro mortal. Você está tentando dar duas definições diferentes para o mesmo ponto do circuito (dois valores diferentes para o mesmo fio ou ponto de medição).

¹Isso ocorre porque no *instante zero* da simulação, às vezes os valores não estão atribuídos... A inicialização reconforta o simulador, que para de encher o nosso saco. Quando o testbench começa a rodar, no instante zero+ (ou t=épsilon), o simulador se acalma.