Organização e Arquitetura de Processadores

Organização do MIPS

Execução de Código Pipeline

Conflitos Estruturais, de Dados e de Controle

Conflito no Pipeline

 Existem situações de execução no pipeline em que a instrução seguinte não pode ser executada no próximo ciclo de relógio. Tais situações são chamadas de conflitos (em inglês hazards)

Tipos de Conflitos:


- Estrutural: HW não dá suporte a uma determinada combinação de instruções
- De controle: Desvios no pipeline que mudam o apontador de programa, tornando imprevisível a descoberta da próxima instrução a ser executada no pipeline
- De dados: Instrução no pipeline que depende do resultado de outra instrução logicamente anterior, que ainda não terminou sua execução

Conflito Estrutural (Structural Hazard)

 Acontece quando o Hardware não pode suportar a combinação de instruções que o pipeline deseja executar em um dado ciclo de relógio

Por exemplo:

 Se houvesse somente uma memória (para dados e instruções) e se uma instrução tentasse acessar um dado na memória enquanto tivesse que ser buscada uma nova instrução, ocorreria um conflito estrutural



Conflito de Controle (Control Hazard)


- Origina da necessidade de buscar uma instrução baseado no resultado de uma instrução que ainda não foi concluída
- Caso típico de instruções de desvio condicional (e.g., beq), mas também em salto incondicional (e.g., jal)
- Soluções para conflito de controle:
 - Limpar instruções lidas (flush) esta é a solução que usaremos aqui!
 - Inserir instruções independentes antes dos desvios e saltos, e
 - Executar predição estática ou dinâmica
- Flush busca uma ou mais instruções, caso a busca for errada, remove a(s) instruç(ão/ões)
 do pipeline e busca a correta

Pergunta:

Como faço para gerar um flush? -> Tipicamente substituir a instrução por NOP

Conflito de Controle


 Exemplo: Se for necessário resolver um desvio condicional no estágio da ULA, devido à decisão do desvio ser ou não tomado, poderemos ter um atraso de 2 ciclos (4 ns)m além do ciclo de relógio necessário para sua execução (2 ns)



Conflito de Controle


Exemplo de conflito de controle com a execução de um salto incondicional


```
add
j pula_teste
  lw ...
  sub ...
  mul ...
pula_teste:
SW ...
la ...
```



Conflito de Controle

Exemplo de conflito de controle com a execução de um desvio condicional






Conflito de Dados (Data Hazard)

Conflito de dados é devido a uma dependência direta (ou verdadeira).
 Referente a uma leitura de operando cujo resultado ainda não foi computado

Exemplo

Inst_1: ADD **\$t1**, \$t2, \$t3

Inst_2: SUB \$t4, **\$t1**, \$t5



- ADD está calculando o valor a ser armazenado no registrador \$t1 e SUB realiza a leitura do valor contido no registrador \$t1 para executar sua operação
- Problema: quando SUB busca o registrador \$t1 no segundo estágio do pipeline (representado por D), este ainda está sendo computado por ADD, ou seja, não foi escrito no banco de registradores (estágio representado por R)
- Soluções para conflito de dados são:
 - Inserção de bolhas esta é a solução que usaremos aqui!
 - Utilização de circuitos de adiantamento dos dados (forwarding) próxima disciplina
 - Reordenação de código próxima disciplina


Conflito de Dados

 Bolha – instrução do tipo NOP inserida no estágio subsequente à parada do programa

Exemplo:

add

sub



Escreve e lê no mesmo ciclo d relógio (em borda invertida)

1. Execute o trecho de código abaixo colocando todos os estágios do pipeline (B, D, E, M, W). Caso um estágio não tenha sua unidade principal acessada, represente por '-'. Bolhas podem ser representadas por 'X' ou 'X^{K'} onde K significa o estágio onde instrução está parada. Considere que, caso haja uma dependência, esta deve ser resolvida com bolhas

	In atrus ão						Cic	clo					
	Instrução	1	2	3	4	5	6	7	8	9	10	11	12
lui	\$s1, 0												
addi	\$s1, \$s1, 2												
lui	\$s2, 0												
SW	\$s1, (0x11000000) \$s3												
sw	\$s2, (0x11000000) \$s3												

1. Execute o trecho de código abaixo colocando todos os estágios do pipeline (B, D, E, M, W). Caso um estágio não tenha sua unidade principal acessada, represente por '-'. Bolhas podem ser representadas por 'X' ou 'X^{K'} onde K significa o estágio onde instrução está parada. Considere que, caso haja uma dependência, esta deve ser resolvida com bolhas

	In atrucia a						Cic	clo					
	Instrução	1	2	3	4	5	6	7	8	9	10	11	12
lui	\$s1, 0	В	D	Е	-	W							
addi	\$s1, \$s1, 2		В	D	X^D	X^D	Е	-	W				
lui	\$s2, 0			В	XB	XB	D	Е	-	W			
sw	\$s1, (0x11000000) \$s3						В	D	X^D	Е	M	-	
sw	\$s2, (0x11000000) \$s3							В	XB	D	Е	M	-

2. (Baseado no POSCOMP 2005 - 21) Considere uma CPU usando pipeline com 5 estágios (B, D, E, M, W), com memórias de dados e de instruções separadas, escrita no banco de registradores na borda de subida do relógio e leitura na borda de descida do relógio e o conjunto de instruções a seguir:

I1: lw \$2, 100(\$5)
I2: add \$1, \$2, \$3
I3: sub \$3, \$2, \$1
I4: sw \$2, 50(\$1)
I5: add \$2, \$3, \$3
I6: sub \$2, \$2, \$4

Quantos ciclos são gastos para a execução deste código?

a) 30
b) 17
c) 16
d) 11
e) 10

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
lw \$2, 100(\$5)																		
add \$1, \$2, \$3																		
sub \$3, \$2, \$1																		
sw \$2, 50(\$1)																		
add \$2, \$3, \$3																		
sub \$2, \$2, \$4																		

2. (Baseado no POSCOMP 2005 - 21) Considere uma CPU usando pipeline com 5 estágios (B, D, E, M, W), com memórias de dados e de instruções separadas, escrita no banco de registradores na borda de subida do relógio e leitura na borda de descida do relógio e o conjunto de instruções a seguir:

I1: lw \$2, 100(\$5)
I2: add \$1, \$2, \$3
I3: sub \$3, \$2, \$1
I4: sw \$2, 50(\$1)
I5: add \$2, \$3, \$3
I6: sub \$2, \$2, \$4

Quantos ciclos são gastos para a execução deste código?

a) 30
b) 17
c) 16
d) 11
e) 10

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
lw \$2, 100(\$5)	В	D	Е	M	W													
add \$1, \$2, \$3		В	D	d*	d*	Е	-	W										
sub \$3, \$2, \$1			В	b*	b*	D	d*	d*	Е	1	V							
sw \$2, 50(\$1)						В	b*	b*	D	Е	Μ	1						
add \$2, \$3, \$3									В	D	d*	Е	-	W				
sub \$2, \$2, \$4										В	b*	D	d*	d*	Е	_	W	

- 3. (POSCOMP 2008 54) Um processador tem cinco estágios de pipeline. Suponha que cada uma das etapas do processador (busca, decodificação, execução, leitura ou escrita de dados em memória e escrita em registrador) seja executada em 5ns. O tempo total para que 5 instruções sejam executadas em pipeline, supondo que não haja dependência de dados entre as instruções é:
 - a) 15ns
 - b) 25ns
 - c) 30ns
 - d) 45ns
 - e) 50ns

- 3. (POSCOMP 2008 54) Um processador tem cinco estágios de pipeline. Suponha que cada uma das etapas do processador (busca, decodificação, execução, leitura ou escrita de dados em memória e escrita em registrador) seja executada em 5ns. O tempo total para que 5 instruções sejam executadas em pipeline, supondo que não haja dependência de dados entre as instruções é:
 - a) 15ns
 - b) 25ns
 - c) 30ns
 - d) 45ns
 - e) 50ns

4. Ilustre a execução do trecho de código no MIPS pipeline, colocando os estágios e bolhas e flush necessários para sua execução correta. Considere que o código inicia com \$t1 = 3, \$s0 = &vet[0] e \$t2 = 4. Considere também que vet é um vetor de 4 inteiros iniciados com todas as posições em 0 e endereço de memória 0x100. Ao final apresente o conteúdo de vet e o valor dos registradores utilizados. OBS. Coloque F em um estágio que está em flush

			, _								C	Ciclo							
	ır	ıstruçâ	10																
ini:	addi	\$t1,	\$t1,	1															
	bgt	\$t1,	\$t2,	fim															
	sw	\$t1,	0 (\$s(0)															
	addi	\$s0,	\$s0,	4															
	j	ini																	
fim:	li	\$ v 0,	10																
	sysca	all																	
vet	[] =	{ ,	, ,	}	\$t1	_ =		\$t	:2 =	=	\$	s0	=			\$v	0 =		

 $vet[] = \{4, 0, 0, 0\}$

Resposta

4. Ilustre a execução do trecho de código no MIPS pipeline, colocando os estágios e bolhas e flush necessários para sua execução correta. Considere que o código inicia com \$t1 = 3, \$s0 = &vet[0] e \$t2 = 4. Considere também que vet é um vetor de 4 inteiros iniciados com todas as posições em 0 e endereço de memória 0x100. Ao final apresente o conteúdo de vet e o valor dos registradores utilizados. OBS. Coloque F em um estágio que está em flush

	l.o													(Ciclo)									
	In	struçã	10		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21
ini:	addi	\$t1,	\$t1,	1	В	D	Е	-	W				В	D	Е	-	W								
	bgt	\$t1,	\$t2,	fim		В	D	X^D	X^D	Ε	-	-		В	D	X^{D}	X^D	Е	-	-					
	sw	\$t1,	0 (\$s	0)			В	X^{B}	X^{B}	D	Ε	M	-		В	X^{B}	X^{B}	D	F	F	F				
	addi	\$s0,	\$s0,	4						В	D	Ε	-	W				В	F	F	F	F			
	j	ini									В	D	-	-	-										
fim:	li	\$ v 0,	10									В	F	F	F	F			В	D	Е	-	W		
	sysca	all																		В	D	Е	-	-	

\$t2 = 4

\$s0 = 0x104


\$v0 = 10

\$t1 = 5

- 5. Um diagrama que relaciona ciclos de instrução com estágios do pipeline, tal como ilustrado na direita, permite compreender melhor a execução em um pipeline
 - Reescreva a execução abaixo no formato proposto
 - Diga quantas bolhas foram inseridas devido aos dados e devido ao controle
 - Quantos ciclos a mais ocorreram por ter hazards de controle e dados?
 - Qual a fórmula básica do pipeline sem considerar hazards? Entenda e comente o efeito das bolhas de dados e de controle na fórmula

	- 1	81. 10	27.11												Cicl	0								
	lir	ıstruç	10		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
ini:	addi	\$t1,	\$t1,	1	В	D	E	-	W				В	D	Е	-	W							
	bgt	\$t1,	\$t2,	fim		В	D	X^{D}	\mathbf{X}^{D}	Ε	***	*		В	D	\mathbf{X}^{D}	X^{D}	E	-) w				
	sw	\$t1,	0 (\$s	0)			В	X_{B}	X^{B}	D	E	M	2		В	X_{B}	X_{B}	D	F	F	F			
	addi	\$s0,	\$s0,	4						В	D	Е	-	W				В	F	F	F	F		
	j	ini									В	D	-		1.7									
fim:	li	\$ v 0,	10									В	F	F	F	F			В	D	E	-	W	
	sysca	all																		В	D	Е	4	-

Bolhas(dados) = , Bolhas(controle) = , #ciclosAdicionais = Fórmula =



	В	D	Е	M	W
1					
2					
3					
4					
5					
1 2 3 4 5 6 7 8					
7					
8					
9					
10					
11					
12					
13					
14					
15					
16					
17					
18					
19					
20					

- 5. Um diagrama que relaciona ciclos de instrução com estágios do pipeline, tal como ilustrado na direita, permite compreender melhor a execução em um pipeline
 - Reescreva a execução abaixo no formato proposto
 - Diga quantas bolhas foram inseridas devido aos dados e devido ao controle
 - Quantos ciclos a mais ocorreram por ter hazards de controle e dados?
 - Qual a fórmula básica do pipeline sem considerar hazardas? Entenda e comente o efeito das bolhas de dados e de controle na fórmula

	- 1	وتساول	F101												Cicl	0								
	li	ıstruç	10		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
ini:	addi	\$t1,	\$t1,	1	В	D	Е	-	W				В	D	Е	-	W							
	bgt	\$t1,	\$t2,	fim		В	D	X^{D}	\mathbf{X}^{D}	Ε	*	¥		В	D	\mathbf{X}^{D}	X^{D}	E	-	0,40				
	sw	\$t1,	0 (\$s	0)			В	X_{B}	X_{B}	D	Е	М	2		В	X_{B}	X_{B}	D	F	F	F			
	addi	\$s0,	\$s0,	4						В	D	Е		W				В	F	F	F	F		
	j	ini									В	D	-	100	1.00									
fim:	li	\$v0,	10									В	F	F	F	F			В	D	Е	-	W	
	sysca	all																		В	D	Ε	4	141


Bolhas(dados) = 4, Bolhas(controle) = 3, #ciclosAdicionais = 7

Fórmula = #E + (#I-1), com #E = #estágios do pipeline,

#I = #instruções buscadas

= 5 + (12-1) = 5 + 11 = 16 ciclos → Deveria ser 13

→ Hazard de controle busca instrução indevida, dados apenas insere NOP



	В	D	Е	M	W
1	addi				
2	bgt	addi			
3	sw	bgt	addi		
4	SW	bgt	NOP	addi	
5	sw	bgt	NOP	NOP	addi
6	addi	sw	bgt	NOP	NOP
7	j	addi	SW	bgt	NOP
8	li	j	addi	sw	bgt
9	addi	NOP	j	addi	sw
10	bgt	addi	NOP	j	addi
11	sw	bgt	addi	NOP	j
12	sw	bgt	NOP	addi	NOP
13	SW	bgt	NOP	NOP	addi
14	addi	sw	bgt	NOP	NOP
15	li	NOP	NOP	bgt	NOP
16	syscall	li	NOP	NOP	bgt
17		syscall	li	NOP	NOP
18			syscall	li	NOP
19				syscall	li
20					syscal

6. Dado o trecho de código abaixo em linguagem de montagem do MIPS, preencha o diagrama de execução abaixo. Convenção: X^k [bolha no estágio k], F [Flush], - [estágio sem operação], B [Busca], D [Decodificação], E [Execução], M [operação com a memória de dados], W [Write-back]

```
Conteúdos iniciais da memória e dos registradores relevantes:
$t0=0x100, $t2=0x000, $t3=0x100, $t4=0x000

Mem [0x100-0x103] = 0x00000001

Mem [0x200-0x203] = 0x00000010

Mem [0x300-0x303] = 0x00000100

Mem [0x400-0x403] = 0x00000001

Mem [0x500-0x503] = 0x00000010
```

Reg			Instrução	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
	ori	\$t1,	\$zero, 0x100																				
	addi	\$t0,	\$zero, 1																				
	laco: add	\$t2,	\$t3, \$t1																				
	lw	\$t4,	0x100(\$t2)																				
	sw	\$t0,	0x200 (\$t2)																				
	subi	\$t0,	\$t0, 1																				
	bne	\$t0,	\$zero, laco																				
	lw	\$t2,	0x400(\$t1)																				
	add	\$t4,	\$t2, \$t0																				

6. Dado o trecho de código abaixo em linguagem de montagem do MIPS, preencha o diagrama de execução abaixo. Convenção: X^k [bolha no estágio k], F [Flush], - [estágio sem operação], B [Busca], D [Decodificação], E [Execução], M [operação com a memória de dados), W [Write-back]

```
Conteúdos iniciais da memória e dos registradores relevantes:
$t0=0x100, $t2=0x000, $t3=0x100, $t4=0x000

Mem [0x100-0x103] = 0x00000001

Mem [0x200-0x203] = 0x00000010

Mem [0x300-0x303] = 0x00000100

Mem [0x400-0x403] = 0x00000001

Mem [0x500-0x503] = 0x00000010
```

Reg		Instrução	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
\$t1 = 100	ori \$	t1, \$zero, 0x100	В	D	Е	1	W															
\$t0 = 1	addi \$	t0, \$zero, 1		В	D	ш	1	W														
\$t2 = 200	laco: add \$	t2, \$t3, \$t1			В	D	ΧD	ш	1	W												
\$t4 = 100	lw \$	t4, 0x100(\$t2)				В	ΧB	۵	XD	XD	Е	M	W									
	sw \$	t0, 0x200(\$t2)						В	ΧB	ΧB	D	E	M	-								
\$t0 = 0	subi \$	t0, \$t0, 1									В	D	Е	-	W							
	bne \$	t0, \$zero, laco										В	D	XD	ΧD	ш	1	1				
\$t2 = 10	lw \$	t2, 0x400(\$t1)											В	ΧB	ХВ	۵	Е	M	W			
\$t4 = 10	add \$	t4, \$t2, \$t0														В	D	ΧD	XD	Е	-	W