

# Universidade Federal do Rio de Janeiro Escola Politécnica Departamento de Engenharia Eletrônica e de Computação

# UNIDADE LÓGICA ARITMÉTICA "ULA" PROGRAMADO EM VHDL

Grupo:

Caio Peixoto Galdino

Raiane de Almeida M. Nascimento

Thomas Cardoso de Miranda

## 2022/2

# 1. Introdução.

A unidade lógica e aritmética (ULA) ou em inglês Arithmetic Logic Unit (ALU) é um circuito digital que realiza operações lógicas e aritméticas. A ULA é uma peça

fundamental da unidade central de processamento (CPU), e até dos mais simples microprocessadores. É na verdade, uma "grande calculadora eletrônica" do tipo desenvolvido durante a II Guerra Mundial, e sua tecnologia já estava disponível quando os primeiros computadores modernos foram construídos.

A ULA executa as principais operações lógicas e aritméticas do computador. Ela soma, subtrai, divide, determina se um número é positivo ou negativo ou se é zero. Além de executar funções aritméticas, uma ULA deve ser capaz de determinar se uma quantidade é menor ou maior que outra e quando quantidades são iguais. A ULA pode executar funções lógicas com letras e com números.

## 2. Objetivo.

Este trabalho visa mostrar a implementação da Unidade Lógico Aritmética em VHDL, demonstrando os códigos utilizados e os possíveis problemas para apresentação da saída de dados na Spartan-3A/3AN FPGA Starter, que foi a placa utilizada para mostrar os resultados obtidos. Será apresentado no decorrer deste trabalho a forma de implementação de todo o circuito, toda a estrutura de código utilizado, além de comentários sobre o funcionamento e porquê do código utilizado.

## 3. Metodologia.

Todo o projeto foi desenvolvido na linguagem VHDL através do software da Xilinx

## 4. Unidade Lógica Aritmética

Uma representação simplificada de uma ULA está apresentada na Figura abaixo, onde temos A e B que são os dados sobre os quais será realizada uma operação. Como há várias opções para as operações, há uma seleção de qual deve ser a operação, indicada pela entrada S. O resultado da operação é apresentado na saída da ULA.




Figura 1 - Esquema simplificado de uma ULA

# 4.1 Especificações.

A seguir serão apresentadas essas partes, bem como a suas funções e como elas foram

devidamente desenvolvidas nesse projeto. Além disso, serão mostrados outros componentes como multiplexadores e Decodificadores, visto que sem eles algumas funcionalidades da ULA proposta no projeto não poderiam ser implementadas, como o acendimento de LED em um display, que representa o resultado de uma operação realizada pela unidade.

Nossa ULA fará as seguintes operações:

- Soma
- Subtração em Complemento de 2
- Troca de sinal
- Incremento +1
- Deslocamento para Esquerda
- Deslocamento para Direita
- AND
- XOR




Figura 2: Diagrama de blocos da ULA

Pode-se visualizar que como entrada da ULA temos as chaves A e B, onde cada uma possui 4 bits. A notação de vetor de bits foi utilizada para simplificar o esquemático. Além das entradas A e B, pode-se verificar também a "Entrada de Controle" que faz a seleção de operação desejada na ULA, e está também possui 4 bits.

A entrada de controle possui a mesma lógica utilizada em multiplexadores. Cada bloco lógico realiza a sua operação e envia ao multiplexador sua saída. Este multiplexador possui 8 entradas, mas cada entrada é um vetor de bits, como se pode ver na figura 2. Assim como já configurado para as entradas, é muito mais interessante trabalhar com vetores em VHDL pois simplifica bastante o circuito.

## 5. Desenvolvimento

Utilizando os conceitos aprendidos em sala de aula foram montados os programas das 8 operações. O primeiro passo foi escolher as operações adicionais que seriam realizadas e definir a identificação de estado de cada operação. Desta forma, obtivemos a tabela abaixo:

X	Y	Z	Operações	
0	0	0	Soma	
0	0	1	Subtração em CPL2	
0	1	0	Incremento +1	
0	1	1	Troca de Sinal	
1	0	0	Desloca Esquerda	
1	0	1	Desloca Direita	
1	1	0	AND	
1	1	1	XOR	

## 5.1.1 Somador

Este módulo tem a função de realizar as operações de soma, dado um vetor de bits. Ele será composto de uma unidade básica responsável pela soma de dois bits (1 bit da entrada A e 1 bit da entrada B) e de uma unidade maior que reúne várias unidades básicas. Esta última tem a capacidade de realizar a soma de uma cadeia de vários bits.

Logo, este bloco está dividido em duas sources:

## - Somador Completo de 1 bit:



Figura 3: Esquema Módulo Somador

Α	В	Cln	Saída	COut
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	<u>1</u>	1

Tabela 1 – Formato de uma soma binária

Lógica somador de 1-bit em VHDL

Acima implementamos um Somador Completo de 1 bit com base nos nossos conhecimentos de Sistemas Digitais, usando lógicas de ANDs e XORs.

# - Somador Completo 4 bits

Por fim, há a junção desses módulos somadores, para formar um somador completo de n-bits, em nosso projeto o número total de bits é 4




Figura 4: Esquema Somador de n-bits

Lógica somador de 4-bit em VHDL

Acima mostramos, que fizemos uso do FA 1 bit em cascata para conseguirmos um FA de 4 bits. A source anterior é utilizada como componente e definimos, como sabemos de Sistemas Digitais, o overflow e o carry de saída Cout. Neste trabalho eles não são saídas da ULA, mas podem ser utilizados em implementações futuras.

#### 5.1.2 Subtrator

Este módulo tem a função de realizar as operações de subtração, dado um vetor de bits. Ele será composto pela mesma unidade básica responsável pela operação de soma. Este módulo é uma combinação da utilização de dois módulos, somador e complemento a 2. Utilizando como princípio a operação na forma: A + (-B).

Neste blocos utilizamos o Full Adder de 4 bits para realizar uma soma com o segundo número em complemento de 2: Invertemos Y bit a bit, somamos 1 a este valor por meio do Carry de entrada e somamos este valor a X, obtendo nosso Z final.

#### 5.1.3 Troca de Sinal

Este módulo tem a função de realizar a operação de troca de sinal em complemento a 2, dado um vetor de bits. Ele será composto pela mesma unidade básica responsável pela operação de soma. Este módulo é, teoricamente, uma combinação da utilização de duas funções NOT e incremento +1.

```
library ieee;
    use IEEE.STD_LOGIC_1164.ALL;
    ENTITY troca_de_sinal IS
        PORT (
            A: in std_logic_vector(3 downto 0);
             Z: out std_logic_vector(3 downto 0)
 8
    END troca_de_sinal;
9
10
    ARCHITECTURE logica OF troca_de_sinal IS
11
        COMPONENT somador_completo_4bits
12
             PORT (
13
                A, B: in std_logic_vector(3 downto 0);
14
                Cin: in std_logic;
Cout: out std_logic;
15
16
                Z: out std_logic_vector(3 downto 0)
17
18
        END COMPONENT;
19
20
21
22
23
        SIGNAL S: std_logic_vector(3 downto 0);
        SIGNAL Um : std_logic := '1';
        BEGIN
24
25
             S(0) <= NOT A(0);
             S(1) <= NOT A(1);
             S(2) <= NOT A(2);
26
             S(3) \leftarrow NOT A(3);
27
28
28
              R: somador_completo_4bits PORT MAP(A => S, B => "0000", Cin => '1', Z => Z);
29
    END logica;
30
```

Lógica troca de sinal em VHDL

#### **5.1.4 Incremento +1**

Este módulo tem a função de realizar a operação de incremento +1, dado um vetor de bits. Ele será composto também pela mesma unidade básica responsável pela operação de soma. Este módulo é um caso específico da operação de soma, em o operando Y é por padrão um vetor de zeros e temos um Cin=1 do módulo dos bits menos significativos.

## 5.1.5 Desloca Esquerda

Este módulo tem a função de realizar a operação Deslocamento para Esquerda, dado um vetor de bits. Esta operação é equivalente a multiplicar um número por 2.

```
library ieee;
use IEEE.STD_LOGIC_1164.ALL;
 1
 2
 456789
      □ENTITY deslocar_esquerda IS
               PORT (
      A: in std_logic_vector(3 downto 0);
Z: out std_logic_vector(3 downto 0)
        END deslocar_esquerda;
10
      □ARCHITECTURE logica OF deslocar_esquerda IS
11
12
      13
14
                    Z(1)
Z(2)
Z(3)
Z(0)
                          <= A(0);
<= A(1);
<= A(2);
15
16
                           <= A(3);
17
         END logica;
```

Lógica Desloca Esquerda em VHDL

#### 5.1.6 Desloca Direita

Este módulo tem a função de realizar a operação Deslocamento para Direita, dado um vetor de bits. Esta operação é equivalente a dividir de forma inteira um número por 2.

```
library ieee;
 2
       use IEEE.STD_LOGIC_1164.ALL;
4
5
6
7
8
9
     □ENTITY deslocar_direita IS
            PORT (
                 A: in std_logic_vector(3_downto 0);
                 Z: out std_logic_vector(3 downto 0)
       END déslocar_direita;
     □ARCHITECTURE logica OF deslocar_direita IS
11
12
13
     BEGIN
                      <= A(0);
<= A(1);
<= A(2);
<= A(3);
                 Z(3)
                 Z(0)
Z(1)
Z(2)
14
15
16
17
       END logica;
```

Lógica Desloca Direita em VHDL

## 5.1.7 Multiplicador bit a bit (AND)

A multiplicação, pensando primeiramente em apenas um bit, se trata apenas de uma porta AND, ou seja:

Α	В	A AND B	AxB
0	0	0	0
0	1	0	0
1	0	0	0
1	1	1	1

Tabela 1 – Formato de uma multiplicação bit a bit

Em nosso código inicialmente fizemos a multiplicação de todos os bits de A com os bits de B utilizando portas AND. Depois apenas somamos os bits de acordo com seu valor relativo na multiplicação, utilizando somadores já mencionados acima, e obtivemos o resultado.

```
1 library ieee;
    use IEEE.STD_LOGIC_1164.ALL;
 3
 4
    ENTITY and_4bits IS
 5
             A,B: in std_logic_vector(3 downto 0);
 6
              Z: out std_logic_vector(3 downto 0)
 7
 8
    END and_4bits;
9
10
    ARCHITECTURE logica OF and_4bits IS
11
         BEGIN
12
              Z(\emptyset) \leftarrow A(\emptyset) AND B(\emptyset);
13
              Z(1) <= A(1) AND B(1);
              Z(2) \leftarrow A(2) AND B(2);
15
              Z(3) <= A(3) AND B(3);
16
    END logica;
17
```

Lógica porta AND em VHDL

## 5.1.8 Ou exclusivo bit a bit (XOR)

Função que executa XOR bit a bit.

Α	В	A XOR B
0	0	0
0	1	1
1	0	1
1	1	0

Tabela 2 – Formato de um XOR

Em nosso código fizemos dos bits de A com os bits de B utilizando portas XOR.


Lógica porta XOR em VHDL

# 5.2 Exibição dos resultados


# 5.2.1 Multiplexador

Responsável por escolher qual será a saída relaciona ao código da operação

- 1 bit



- 4 bit



A apresentação dos resultados será dada a partir das saídas visuais simples da placa FPGA, no caso, alguns leds representarão o vetor z de saída.

#### 6. Conclusão

Desta forma, foi alcançado o objetivo deste trabalho: desenvolver uma Unidade-Lógico-Aritmética (ULA) de 4 bits com 8 operações distintas que conta com interface com o usuário, e implementada na placa de desenvolvimento em laboratório.