



国家知识产权局

100095

北京市海淀区温泉镇高里掌路 1 号院 3 号楼
北京铭硕知识产权代理有限公司 曾世尧,张川绪(010-83038188)

发文日:

2025 年 11 月 28 日



申请号或专利号: 201480074503.1

发文序号: 2025112601617300

案件编号: 1F488309

发明创造名称: 三进制和二进制混合运算的计算机系统

复审请求人: 蔡光贤

复 审 决 定 书

(第 2158119 号)

☐根据前置审查意见书的意见,撤销国家知识产权局于_____年_____月_____日作出的驳回决定,由原审查部门继续进行审批程序。

☒驳回复审请求人于 2022 年 06 月 22 日对上述专利申请提出的复审请求。

☐经审查,撤销国家知识产权局于_____年_____月_____日作出的驳回决定。

根据专利法第 41 条第 2 款的规定,复审请求人对本决定不服的,可以在收到本通知之日起 3 个月内向北京知识产权法院起诉。

☒附:决定正文 17 页(正文自第 2 页起算)。

合议组组长: 冯美玉

主审员: 刘丽

参审员: 郭婧



国家知识产权局

复审请求审查决定(第 2158119 号)

案件编号	第 1F488309 号
决定日	2025 年 11 月 25 日
发明创造名称	三进制和二进制混合运算的计算机系统
国际主分类号	G06F 7/38
复审请求人	蔡光贤
申请号	201480074503.1
申请日	2014 年 11 月 24 日
公开日	2016 年 09 月 14 日
复审请求日	2022 年 06 月 22 日
审查决定是否在修改文本的基础上作出	☒ 是 ☐ 否
法律依据	专利法第 22 条第 3 款
决定要点： 如果权利要求请求保护的技术方案与作为最接近的现有技术的对比文件相比存在区别特征，该区别特征为本领域的惯用手段，在该最接近现有技术的基础上结合本领域的惯用手段得到该技术方案是显而易见的，则权利要求请求保护的技术方案相对于上述对比文件与本领域的惯用手段的结合不具备创造性。	

一、案由

国家知识产权局对本申请作出驳回决定，认为：权利要求 37-41、43 不具备专利法第 22 条第 3 款规定的创造性，其中引用的对比文件包括：对比文件 1：(WO2011044722A1)、对比文件 5 (CN101548329A)、对比文件 6 (CN1333535A)。

申请人（下称“复审请求人”）对上述驳回决定不服，于 2022 年 06 月 22 日向国家知识产权局提出复审请求，同时提交了修改后的权利要求书，在驳回决定针对的权利要求书的基础上，修改了独立权利要求 37 和从属权利要求 38，增加了两项从属权利要求，删除了独立权利要求 40、41，适应性修改权利要求 43，适应性修改权利要求的编号和引用关系，并陈述了权利要求具备创造性的理由。

国家知识产权局发出复审通知书，指出：权利要求 37-41、43 相对于对比文件 1 和本领域的惯用手段的结合不具备专利法第 22 条第 3 款规定的创造性，并对复审请求人的意见陈述作出答复。

针对复审通知书，复审请求人于 2025 年 08 月 29 日提交了意见陈述书，同时提交了修改后的权利要求书，在复审通知书针对的权利要求书的基础上，将权利要求 37、39-40 中的“转换单元”改为“转换电路”，还修改了权利要求 38、41、43，并陈述了权利要求具备创造性的理由。

复审请求人于 2025 年 08 月 29 日提交的权利要求书的内容为：

“1.一种能够进行二进制运算和比合三进制运算的计算机系统，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述计算机系统包括：

硬件设备，包括能够在二进制和比合三进制之间切换的处理器、存储系统、编码系统、输入系统和网络系统；

其中，硬件设备还包括内嵌的虚拟机管理固件，所述虚拟机管理固件在计算机系统启动时通过虚拟机配置生成二进制计算处理模式的虚拟机和/或比合三进制计算处理模式的虚拟机，并在生成的二进制虚拟机和/或比合三进制虚拟机上进行计算处理，

其中，计算机系统在创建虚拟机时创建配置文件，并根据配置文件来堆叠配置虚拟机的计算处理资源，

其中，该配置文件包括处理器配置、内存配置、存储配置、网络配置、外设配置和系统配置在比合三进制计算处理模式的内存配置中，内存组织采用双堆栈方式处理比合三进制数据，双堆栈方式采用串行模式、并行模式或串行和并行的混合模式来处理和保存比合三进制数据，

其中，在串行模式下，正数位的数据和反数位的数据以交替方式被存储，在并行模式中，以正数位阵列和反数位阵列的形式存储正数位数据和反数位数据。

2.如权利要求 1 所述的计算机系统，其中，当虚拟机管理固件被关闭时，通过变更处理器处理模式，计算机系统直接运行二进制操作系统或三进制操作系统。

3.如权利要求1所述的计算机系统，其中，生成的虚拟机的处理器根据标志位在二进制和比合三进制之间切换。

4.如权利要求1所述的计算机系统，

其中，计算机系统的客户机上的操作系统通过设备文件形式和宿主机之间进行配置信息的交流。

5.如权利要求1所述的计算机系统，其中，在三进制计算处理模式的网络配置中，采用比合三进制的正数位表示计算机系统的实体IP地址，采用比合三进制的反数位表示计算机系统的虚拟IP地址，从而使用实体IP地址和虚拟IP地址的组合来生成一对称三进制的IP地址。

6.如权利要求1所述的计算机系统，其中，在三进制计算处理模式的存储配置中包括内置存储配置和外挂存储配置，

在内置存储配置中，比合三进制数据的正数位和反数位数据以串行形式存储在一个内部存储节点中，在外挂存储配置模式中，比合三进制数据的正数位和反数位数据以并行形式分别存储在一个内部存储节点和一个外部存储节点中。

7.如权利要求1所述的计算机系统，其中，在三进制计算处理模式的处理器配置中，采用能够在二进制和三进制之间切换的数学运算元件和逻辑运算元件。

8.一种采用比合三进制的全加法器，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述全加法器包括：

6个输入端(A,B,C,a,b,c)；

4个输出端(G,g,S,s)；

一对二进制全加法器，其中，一个二进制全加法器的加法两个输入端分别接收相加的两个比合三进制位的两个正数位(A,B)，进位输入端接收正数位进位C，两个输出端分别输出经过二进制加法计算后得到的正数位进位值G1和正数位累加值S1，另一个二进制全加法器的加法两个输入端分别接收相加的两个比合三进制位的两个反数位(a,b)，进位输入端接收反数位进位c，两个输出端分别输出经过二进制加法计算后得到的反数位进位值g1和反数位累加值s1；

二进制比合逻辑运算模块，具有四个输入端和四个输出端，输入端分为两组，一组输入端接收正数位进位值G1和反数位进位值g1，另一组输入端接收正数位累加值S1和反数位值累加值s1，输出端分为两组，一组输出端输出经过二进制比合运算的正数位进位值G2和反数位进位值g2，另一组输出端输出经过二进制比合运算的正数位累加值S2和反数位累加值s2，其中，二进制比合逻辑运算模块分别对输入的(G1,g1)和(S1,s1)执行二进制比合运算，使得当G1和g1为相同值时输出值(G2,g2)=(0,0)，当G1和g1为不同值时输出值(G2,g2)=(G1,g1)，当S1和s1为相同值时使输出值(S2,s2)=(0,0)，当S1和s1为不同值时使输出值(S2,s2)=(S1,s1)；

二进制到三进制转译模块，具有四个输入端和四个输出端，输入端分为两组，一组输入端接收正数位进位值 $G2$ 和反数位进位值 $g2$ ，另一组输入端接收正数位累加值 $S2$ 和反数位累加值 $s2$ ，输出端分为两组，一组输出端输出经过二进制比合运算的正数位进位值 G 和反数位进位值 g ，另一组输出端输出经过二进制比合运算的正数位累加值 S 和反数位累加值 s ，其中，当 $XOR(G2,g2)=0$ 时使输出值 $(G,g)=(G2,g2)$ ， $(S,s)=(S2,s2)$ ，当 $XOR(G2,g2)=1$ 时，如果 $G2=1,g2=0$ ，则使输出值 $(G,g)=(XOR(G2,s2),g2)$ ， $(S,s)=(AND(G2,s2), XOR(XOR(G2,S2),s2))$ ，如果 $G2=0,g2=1$ ，则使输出值 $(G,g)=(G2,XOR(g2,S2))$ ， $(S,s)=(XOR(XOR(g2,S2),s2), AND(g2,s2))$ 。

9.一种采用比合三进制的全加法器，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述全加法器包括：

6 个输入端(A,B,C,a,b,c)；

4 个输出端(G,g,S,s)；

比合逻辑运算模块，具有六个输入端和六个输出端，输入端分为三组，第一组输入端接收相加的两个比合三进制位的两个正反数位(A,a)，另一组输入端接收相加的两个比合三进制位的两个正反数位(B,b)，最后一组输入端接收两个比合三进制位进位值(C,c)，输出端分为三组，一组输出端输出经过比合运算的 A 和 a，另一组输出端输出经过比合运算的 B 和 b，第三组输出端输出经过比合运算的 C 和 c，其中，比合逻辑运算模块分别对输入的(A,a)、(B,b)和(C,c)执行比合运算，使得当 A 和 a 为相同值时输出值(A,a)=(0,0)，当 A 和 a 为不同值时输出值(A,a)=(A,a)，当 B 和 b 为相同值时使输出值(B,b)=(0,0)，当 B 和 b 为不同值时使输出值(B,b)=(B,b)，当 C 和 c 为相同值时使输出值(C,c)=(0,0)，当 C 和 c 为不同值时使输出值(C,c)=(C,c)；

一对二进制全加法器，其中，一个二进制全加法器的加法两个输入端分别接收比合逻辑运算模块输出的(A,B)，进位输入端接收正数位进位 C，两个输出端分别输出经过二进制加法计算后得到的正数位进位值 $G1$ 和正数位累加值 $S1$ ，另一个二进制全加法器的加法两个输入端分别接收二进制比合逻辑运算模块输出的(a,b)，进位输入端接收反数位进位 c，两个输出端分别输出经过二进制加法计算后得到的反数位进位值 $g1$ 和反数位累加值 $s1$ ；

二进制到三进制转译模块，具有四个输入端和四个输出端，输入端分为两组，一组输入端接收正数位进位值 $G1$ 和反数位进位值 $g1$ ，另一组输入端接收反数位进位值 $S1$ 和反数位累加值 $s1$ ，输出端分为两组，一组输出端输出经过比合运算的正数位进位值 G 和反数位进位值 g ，另一组输出端输出经过二进制比合运算的正数位累加值 S 和反数位累加值 s ，其中，当 $XOR(G1,g1)=0$ 时使输出值 $(G,g)=(G1,g1)$ ， $(S,s)=(S1,s1)$ ，当 $XOR(G1,g1)=1$ 时，如果 $G1=1, g1=0$ ，则使输出值 $(G,g)=(XOR(G1,s1),g1)$ ， $(S,s)=(AND(G1,s1), XOR(XOR(G1,S1),s1))$ ，如果 $G1=0,g1=1$ ，则使输出值 $(G,g)=(G1,XOR(g1,S1))$ ， $(S,s)=(XOR(XOR(g1,S1),s1), AND(g1,s1))$ 。

10.如权利要求 8 或 9 所述的全加法器，还包括：切换模块，根据不同的控制信号来控制全加法器在二进制计算模式和比合三进制计算模式之间切换，

其中，在二进制计算模式下，切换模块屏蔽二进制比合逻辑运算模块和二进制到三进制转译模块的操作，从而使所述一对二进制全加法器分别直接执行输入端(A,B,C)和(a,b,c)的加法运算，并且输出端(G,S)和(g,s)分别输出输入端(A,B,C)和(a,b,c)的加法运算的结果。

11.一种三进制存取方式和传递方式，使用一组二进制位来表示一个叠加态的三值，使一对相互垂直方向的纵波或横波的偏振光中至少有光信号时此一帧光束有一叉特(trit)三进制的光信号载波，其中横波和纵波同时无光信号时没有信息传递，纵波和横波同时有光信号是对应一个平衡三进制 0 信号，其中纵波有信号时可判断传递出一个平衡三进制的 1，横波有信号时有信号时可判断传递出一个平衡三进制的-1，反之亦然，使用偏振光的横波和纵波的光信号载波一个比合三进制叠加方式传递三进制的值，每个传递的一位三进制值之间，通过纵波和横波两同时无光信号时判断一位三进制光信号传递结束。

12.一种基于比合三进制的光学逻辑与运算元件，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述光学逻辑与运算元件包括：

两个输入端，分别接收将被进行逻辑与运算的两个光信号；

一个输出端，根据接收到的光信号的强度来输出与运算的结果，

其中，所述两个光信号是同频率同相位同方向的干涉光，当输入端接收到光信号时表示输入逻辑 1，当输入端没有接收到光信号时表示输入逻辑 0，当输出端接收到强光信号时输出逻辑 1，当输出端接收到暗光信号时输出逻辑 0，

其中，输出端位于与两个输入端的位置之间的距离相等的位置处，使得在输出端处发生两个光信号的干涉，

其中，在至少一个输入端没有光信号时不产生光干涉，输出端接收不到光信号，

其中，输入端和输出端被组装在同一密闭的壳体内并用透明绝缘体隔离。

13.如权利要求 12 所述的光学逻辑与运算元件，其中，在输出端上布置有用于将接收到的光信号转换为电信号的光电感应器。

14.一种基于比合三进制的光学逻辑或运算元件，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述光学逻辑或运算元件包括：

两个输入端，分别接收将被进行逻辑或运算的两个光信号；

一个输出端，根据接收到的光信号的强度来输出逻辑或运算的结果，

其中，所述两个光信号是同频率同相位同方向的干涉光，当输入端接收到光信号时表示输入逻辑 1，当输入端没有接收到光信号时表示输入逻辑 0，当输出端接收到强光信号时输出逻辑 1，当输出端接收到暗光信号时输出逻辑 0，

其中，输出端位于与两个输入端的位置之间的距离相等的位置处，在元件的内部形成光路引导两个输入端的光信号直接发射到输出端，从而在至少一个输入端有光信号时在输出端接收到光信号，

其中，输入端和输出端被组装在同一密闭的壳体内并用透明绝缘体隔离。

15.如权利要求 14 所述的光学逻辑或运算元件，其中，在输出端上布置有用于将接收到的光信号转换为电信号的光电感应器。

16.一种基于比合三进制的光学逻辑非运算元件，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述光学逻辑非运算元件包括：

两个输入端，其中的一个输入端 A 接收将被进行逻辑非运算的光信号，另一个输入端 a 接收恒定的光信号；

一个输出端 T，根据接收到的光信号的强度来输出逻辑非运算的结果，

其中，所述两个光信号是同频率同相位同方向的衍射/干涉光，当输入端接收到光信号时表示输入逻辑 1，当输入端没有接收到光信号时表示输入逻辑 0，当输出端接收到强光信号时输出逻辑 1，当输出端接收到暗光信号时输出逻辑 0，

两个输入端(A,a)和输出端 T 位于直径为光信号的半波长 $\lambda/2$ 的 $2n^2+2n+1$ 倍的圆周上，两个输入端(A,a)的距离为半个光波长 $\lambda/2$ 的 $2n+1$ 倍，输入端 a 和输出端 T 之间的距离为半波长 $\lambda/2$ 的 $2n^2+2n$ 倍，n 是自然数，

其中，输入端和输出端被组装在同一密闭的壳体内并用透明绝缘体隔离。

17.如权利要求 16 所述的光学逻辑非运算元件，其中，在输出端上布置有用于将接收到的光信号转换为电信号的光电感应器。

18.一种用于比合三进制的逻辑比合运算的光学逻辑比合运算元件，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述光学逻辑比合运算元件包括：

两个输入端(A, a)，分别接收将被进行逻辑比合运算的两个光信号；

两个输出端(B, b)，根据接收到的光信号的强度来输出逻辑比合运算的结果，

其中，所述两个光信号是同频率同相位同方向的干涉光，当输入端接收到光信号时表示输入逻辑 1，当输入端没有接收到光信号时表示输入逻辑 0，当输出端接收到强光信号时输出逻辑 1，当输出端接收到暗光信号时输出逻辑 0，

两个输入端(A,a)和两个输出端(B, b)位于直径为光信号的半波长 $\lambda/2$ 的 $2n^2+2n+1$ 倍的圆周上，两个输入端(A,a)的距离为半个光波长 $\lambda/2$ 的 $2n+1$ 倍，输入端 A 和输出端 B 之间的距离以及输入端 a 和输出端 b 之间的距离为半波长 $\lambda/2$ 的 $2n^2+2n$ 倍，n 是自然数，

其中, 输出端的光信号被表示为: $B=XOR(A,AND(A,a))=A \text{ AND}(\text{NOT } a)$, $b=XOR(a,AND(A,a))=(\text{NOT } A) \text{ AND } a$,

其中, 输入端和输出端被组装在同一密闭的壳体内并用透明绝缘体隔离。

19.如权利要求 18 所述的光学逻辑比合运算元件, 其中, 在输出端上布置有用于将接收到的光信号转换为电信号的光电感应器。

20.一种基于比合三进制的光学逻辑异或运算元件, 所述比合三进制采用一对二进制位的组合来表示一个对称三进制位, 所述一对二进制位分别称为比合三进制位的正数位和反数位, 所述光学逻辑异或运算元件包括:

两个输入端(A, a), 分别接收将被进行逻辑异或运算的两个光信号;

一个输出端(C), 根据接收到的光信号的强度来输出逻辑异或运算的结果;

两个中间节点(B, b);

其中, 所述两个光信号是同频率同相位同方向的干涉光, 当输入端接收到光信号时表示输入逻辑 1, 当输入端没有接收到光信号时表示输入逻辑 0, 当输出端接收到强光信号时输出逻辑 1, 当输出端接收到暗光信号时输出逻辑 0,

两个输入端(A,a)和两个中间节点(B, b)位于直径为光信号的半波长 $\lambda/2$ 的 $2n^2+2n+1$ 倍的圆周上, 两个输入端(A,a)的距离为半个光波长 $\lambda/2$ 的 $2n+1$ 倍, 输入端 A 和中间节点 B 之间的距离以及输入端 a 和中间节点 b 之间的距离为半波长 $\lambda/2$ 的 $2n^2+2n$ 倍, n 是自然数,

输出端 C 位于与两个中间节点(B, b)的位置之间的距离相等的位置处,

其中, 输入端和输出端被组装在同一密闭的壳体内并用透明绝缘体隔离。

21.如权利要求 20 所述的光学逻辑异或运算元件, 其中, 在输出端上布置有用于将接收到的光信号转换为电信号的光电感应器。

22.一种比合三进制到对称三进制的光学的转换元件, 所述比合三进制采用一对二进制位的组合来表示一个对称三进制位, 所述一对二进制位分别称为比合三进制位的正数位和反数位, 所述转换元件包括:

两个输入端(A,B), 分别接收表示比合三进制数的正数位和反数位的两个光信号;

三个输出端(I,R,T), 分别输出表示转换结果的对称三进制数(1,0,-1)的光信号,

其中, 所述两个光信号是同频率同相位同方向的干涉光, 当输入端接收到光信号时表示输入逻辑 1, 当输入端没有接收到光信号时表示输入逻辑 0, 当输出端接收到强光信号时表示与该输出端对应的对称三进制数存在, 当输出端接收到暗光信号时表示与该输出端对应的对称三进制数不存在,

其中, 两个输入端(A,B)和三个输出端(I,R,T)位于直径为光信号的半波长 $\lambda/2$ 的 $2n^2+2n+1$ 倍的圆周上, 两个输入端(A,B)之间的距离为 $\lambda/2$ 的 $2n+1$ 倍, 输出端 I 与输入端 A 之间的距离以及输出端 T 与输入端 B 之

间的距离为 $\lambda/2$ 的 $2n^2+2n$ 倍，输出端 R 位于圆周上与两个输入端(A,B)的位置的距离相等的位置处，n 是自然数，

其中，输入端和输出端被组装在同一密闭的壳体内并用透明绝缘体隔离。

23.如权利要求 22 所述的转换元件，其中，在输出端上布置有用于将接收到的光信号转换为电信号的光电感应器。

24.一种对称三进制到比合三进制的光学的转换元件，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述转换元件包括：

三个输入端(I,R,T)，分别接收表示对称三进制数(1,0,-1)的三个光信号；

两个输出端(A,B)，分别输出表示转换结果的比合三进制数的正数位和反数位的两个光信号，

其中，所述转换元件的内部形成有光路使得：

当对称三进制数为 1 时，输入端 I 的光信号通过光路直接发射到输出端 A，当对称三进制数为-1 时，输入端 T 的光信号通过光路直接发射到输出端 B，当对称三进制数为 0 时，输入端 R 的光信号通过光路同时发射到输出端(A,B)，

其中，输入端和输出端被组装在同一密闭的壳体内并用透明绝缘体隔离。

25.如权利要求 24 所述的转换元件，其中，在输出端上布置有用于将接收到的光信号转换为电信号的光电感应器。

26.一种采用比合三进制的逻辑比差元件，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述逻辑比差元件包括：

2 个输入端(a,a')，接收表示比合数 $A=[a,a']$ 的两个光信号；

2 个输出端(d,d')，输出表示比合数 $D=[d,d']$ 的两个光信号；

运算模块，接收输入端的输入并进行运算，将运算得到的结果输出到输出端，使得 $d=a \wedge (a \& a') = a \& (!a')$ 和 $d' = a' \wedge (a \& a') = (!a) \& a'$ ，

其中，所述运算模块使用如权利要求 12 或 13 所述的光学逻辑与运算元件来执行与运算，使用如权利要求 16 或 17 所述的光学逻辑非运算元件来执行非运算，并且/或者使用如权利要求 20 或 21 所述的光学逻辑异或运算元件来执行异或运算。

27.一种采用比合三进制的逻辑与元件，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述逻辑与元件包括：

4 个输入端(a,a',b,b')，接收分别表示比合数 $A=[a,a']$, $B=[b,b']$ 的四个光信号；

2 个输出端(d,d')，输出表示比合数 $D=[d,d']$ 的两个光信号；

运算模块，接收输入端的输入并进行运算，将运算得到的结果输出到输出端，使得 $d=AND(a,b)$ 和 $d' = OR(a',b')$ ，

其中,所述运算模块使用如权利要求 12 或 13 所述的光学逻辑与运算元件来执行与运算,并且/或者使用如权利要求 14 或 15 所述的光学逻辑或运算元件来执行或运算。

28.一种采用比合三进制的逻辑或元件,所述比合三进制采用一对二进制位的组合来表示一个对称三进制位,所述一对二进制位分别称为比合三进制位的正数位和反数位,所述逻辑或元件包括:

4 个输入端(a,a',b,b'),接收分别表示比合数 $A=[a,a']$, $B=[b,b']$ 的四个光信号;

2 个输出端(d,d'),输出表示比合数 $D=[d,d']$ 的两个光信号;

运算模块,接收输入端的输入并进行运算,将运算得到的结果输出到输出端,使得 $d=OR(a,b)$ 和 $d'=AND(a',b')$,

其中,所述运算模块使用如权利要求 12 或 13 所述的光学逻辑与运算元件来执行与运算,并且/或者使用如权利要求 14 或 15 所述的光学逻辑或运算元件来执行或运算。

29.一种采用比合三进制的逻辑同或元件,所述比合三进制采用一对二进制位的组合来表示一个对称三进制位,所述一对二进制位分别称为比合三进制位的正数位和反数位,所述逻辑同或元件包括:

4 个输入端(a,a',b,b'),接收分别表示比合数 $A=[a,a']$, $B=[b,b']$ 的四个光信号;

2 个输出端(d,d'),输出表示比合数 $D=[d,d']$ 的两个光信号;

运算模块,接收输入端的输入并进行运算,将运算得到的结果输出到输出端,使得 $d=OR(a,b)$ 和 $d'=OR(a',b')$,然后利用如权利要求 13 所述的比差逻辑元件对运算得到的 d,d' 进行处理使得输出端最终输出 $d=d \wedge (d \& d') = d \& (!d')$ 和 $d' = d' \wedge (d \& d') = d' \& (!d)$,

其中,所述运算模块使用如权利要求 12 或 13 所述的光学逻辑与运算元件来执行与运算,使用如权利要求 14 或 15 所述的光学逻辑或运算元件来执行或运算,使用如权利要求 16 或 17 所述的光学逻辑非运算元件来执行非运算,并且/或者使用如权利要求 20 或 21 所述的光学逻辑异或运算元件来执行异或运算。

30.一种采用比合三进制的逻辑同与元件,所述比合三进制采用一对二进制位的组合来表示一个对称三进制位,所述一对二进制位分别称为比合三进制位的正数位和反数位,所述逻辑同与元件包括:

4 个输入端(a,a',b,b'),接收分别表示比合数 $A=[a,a']$, $B=[b,b']$ 的四个光信号;

2 个输出端(d,d'),输出表示比合数 $D=[d,d']$ 的两个光信号;

运算模块,接收输入端的输入并进行运算,将运算得到的结果输出到输出端,使得 $d=AND(a,b)$ 和 $d'=AND(a',b')$,

其中,所述运算模块使用如权利要求 12 或 13 所述的光学逻辑与运算元件来执行与运算,并且/或者使用如权利要求 14 或 15 所述的光学逻辑或运算元件来执行或运算。

31.一种采用比合三进制的逻辑累加元件,所述比合三进制采用一对二进制位的组合来表示一个对称三进制位,所述一对二进制位分别称为比合三进制位的正数位和反数位,所述逻辑累加元件包括:

4 个输入端(a,a',b,b'),接收分别表示比合数 $A=[a,a']$, $B=[b,b']$ 的四个光信号;

2 个输出端(d,d')，输出表示比合数 $D=[d,d']$ 的两个光信号；

运算模块，接收输入端的输入并进行运算，将运算得到的结果输出到输出端，使得

$d=(a' \& b') | (\sim a \& b) | (\sim b \& a)$ 和 $d'=(a \& b) | (\sim a' \& b') | (\sim b' \& a')$ ，然后利用如权利要求 26 所述的比差逻辑元件对运算得到的 d,d' 进行处理使得输出端最终输出 $d=d \wedge (d \& d')=d \& (\sim d')$ 和 $d'=d' \wedge (d \& d')=d' \& (\sim d)$ ，

其中，所述运算模块使用如权利要求 12 或 13 所述的光学逻辑与运算元件来执行与运算，使用如权利要求 14 或 15 所述的光学逻辑或运算元件来执行或运算，使用如权利要求 16 或 17 所述的光学逻辑非运算元件来执行非运算，并且/或者使用如权利要求 20 或 21 所述的光学逻辑异或运算元件来执行异或运算。

32.一种采用比合三进制的逻辑异或元件，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述逻辑异或元件包括：

4 个输入端(a,a',b,b')，接收分别表示比合数 $A=[a,a']$, $B=[b,b']$ 的四个光信号；

2 个输出端(d,d')，输出表示比合数 $D=[d,d']$ 的两个光信号；

运算模块，接收输入端的输入并进行运算，将运算得到的结果输出到输出端，使得 $d=(a|b) \& (a' | b')$ 和 $d'=(a|b') \& (a' | b)$ ，

其中，所述运算模块使用如权利要求 12 或 13 所述的光学逻辑与运算元件来执行与运算，并且/或者使用如权利要求 14 或 15 所述的光学逻辑或运算元件来执行或运算。

33.一种采用比合三进制的逻辑异与元件，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述逻辑异与元件包括：

4 个输入端(a,a',b,b')，接收分别表示比合数 $A=[a,a']$, $B=[b,b']$ 的四个光信号；

2 个输出端(d,d')，输出表示比合数 $D=[d,d']$ 的两个光信号；

运算模块，接收输入端的输入并进行运算，将运算得到的结果输出到输出端，使得 $d=(a \& b) | (a' \& b')$ 和 $d'=(a \& b') | (a' \& b)$ ，

所述运算模块使用如权利要求 12 或 13 所述的光学逻辑与运算元件来执行与运算，并且/或者使用如权利要求 14 或 15 所述的光学逻辑或运算元件来执行或运算。

34.一种采用比合三进制的半加器，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述半加器包括：

4 个输入端(a,a',b,b')，接收分别表示比合数 $A=[a,a']$ 和 $B=[b,b']$ 的四个光信号；

4 个输出端(c,c',s,s')，输出表示比合进位数 $C=[c,c']$ 和比合半加和数 $S=[s,s']$ 的四个光信号；

运算模块，接收输入端的输入并进行运算，将运算得到的结果输出到输出端，

其中，运算模块包括如权利要求 31 所述的逻辑累加元件、如权利要求 30 的逻辑同与元件和如权利要求 26 所述的逻辑比差元件，

通过如权利要求 30 所述的逻辑同与元件使得比合进位数的输出为 $c=a \& b$ 和 $c'=a' \& b'$ ，

通过如权利要求 31 所述的逻辑累加元件使得 $s=(a' \&b')|(\sim a \&b)|(\sim b \&a)$ 和 $s'=(a \&b)|(\sim a' \&b')|(\sim b' \&a')$, 然后利用如权利要求 26 所述的逻辑比差元件使得比合半加和数的输出端最终输出 $s=s \wedge (s \&s')=s \&(!s)$ 和 $s'=s' \wedge (s \&s')=s' \&(!s)$,

其中, 所述运算模块使用如权利要求 12 或 13 所述的光学逻辑与运算元件来执行与运算, 使用如权利要求 14 或 15 所述的光学逻辑或运算元件来执行或运算, 使用如权利要求 16 或 17 所述的光学逻辑非运算元件来执行非运算, 并且/或者使用如权利要求 20 或 21 所述的光学逻辑异或运算元件来执行异或运算。

35. 一种采用比合三进制的乘法器, 所述比合三进制采用一对二进制位的组合来表示一个对称三进制位, 所述一对二进制位分别称为比合三进制位的正数位和反数位, 所述乘法器包括:

四个输入端(a, a', b, b'), 分别接收表示将要进行乘法运算的两个比合数(a, a')和(b, b')的光信号;

两个输出端(d, d'), 输出用于输出乘法运算的结果的两个光信号;

其中, 运算模块包括如权利要求 33 所述的逻辑异与元件,

运算模块, 对输入端输入的比合数进行运算并输出运算结果, 使得 $d=OR(AND(a,b), AND(a', b'))$;

$d'=OR(AND(a, b'), AND(a', b))$,

其中, 所述运算模块使用如权利要求 12 或 13 所述的光学逻辑与运算元件来执行与运算, 并且/或者使用如权利要求 14 或 15 所述的光学逻辑或运算元件来执行或运算。

36. 一种采用比合三进制的 CPU, 其特征在于包括如权利要求 8、9 或 10 所述的可切换二进制和三进制的全加法器、如权利要求 34 所述的半加器、如权利要求 35 所述的乘法器以及如权利要求 26–33 中的一个或多个所述的逻辑元件。

37. 一种存储比合三进制数据的存储装置, 所述比合三进制采用一对二进制位的组合来表示一个对称三进制位, 所述一对二进制位分别称为比合三进制位的正数位和反数位, 所述存储装置包括:

正数链数据存储单元, 存储表示比合三进制位的正数位的数据;

反数链数据存储单元, 存储表示比合三进制位的反数位的数据;

所述存储装置包括两种存储方式, 一种是所述正数位的数据与所述反数位的数据以交替方式串联合并存储; 另一种是所述正数位的数据与反数位的数据分别以正数链、反数链方式并列分离存储;

所述两种存储方式通过转换电路相互转换。

38. 如权利要求 37 所述的存储装置, 其中, 所述转换电路被配置为:

在串行模式下, 使正数位与反数位数据以奇偶交错的方式进行访问;

在并行模式下, 使分离存储的正数链数据存储单元和反数链数据存储单元能够分别进行并行访问。

39. 如权利要求 38 所述的存储装置, 其中, 所述两种存储方式之间相互转换的转换电路布置于单面印刷电路或者布置于三层电路板。

40.如权利要求 38 所述的存储装置，其中，所述三层电路板，正数链数据存储单元被布置在存储装置的上层印刷电路板上，反数链数据存储单元被布置在存储装置的下层印刷电路板上，转换电路被布置在中间的中间层印刷电路板上，使正反并行链条和奇偶串行链条数据结构相互转换。

41.如权利要求 40 所述的存储装置，其中，所述中间层印刷电路板的转换电路与所述上层印刷电路板的正数链数据存储单元和所述下层印刷电路板的反数链数据存储单元通过独立的电连接端口相连。

42.一种能够进行二进制运算和比合三进制运算的计算机系统，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述计算机系统包括：

硬件设备，包括能够在二进制和比合三进制之间切换的处理器、存储系统、编码系统、输入系统和网络系统；

其中，硬件设备还包括内嵌的虚拟机管理固件，所述虚拟机管理固件在计算机系统启动时通过虚拟机配置生成二进制计算处理模式的虚拟机和/或比合三进制计算处理模式的虚拟机，并在生成的二进制虚拟机和/或比合三进制虚拟机上进行计算处理，

其中，所述计算机系统的硬件设备的运算系统采用如权利要求 8-10 中任意一个所述的全加法器、如权利要求 35 所述的乘法器、如权利要求 36 所述的 CPU、如权利要求 12 或 13 所述的逻辑与运算元件、如权利要求 14 或 15 所述的逻辑或运算元件、如权利要求 16 或 17 所述的逻辑非运算元件、如权利要求 18 或 19 所述的逻辑比合运算元件、如权利要求 20 或 21 所述的逻辑异或运算元件、如权利要求 22 或 23 所述的转换元件和/或如权利要求 24 或 25 所述的转换元件。

43.一种能够进行二进制运算和比合三进制运算的计算机系统，所述比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，所述计算机系统包括：

硬件设备，包括能够在二进制和比合三进制之间切换的处理器、存储系统、编码系统、输入系统和网络系统；

其中，硬件设备还包括内嵌的虚拟机管理固件，所述虚拟机管理固件在计算机系统启动时通过虚拟机能够生成二进制计算处理模式的虚拟机和/或比合三进制计算处理模式的虚拟机，并在生成的二进制虚拟机和/或比合三进制虚拟机上进行计算处理，

其中，所述计算机系统的硬件设备包括存储系统，所述存储系统采用如权利要求 37-41 中的任意一个所述的存储装置。”

在上述程序的基础上，合议组认为本案事实已经清楚，可以作出复审请求审查决定。

二、决定的理由

1、审查文本的认定

复审请求人于 2025 年 08 月 29 日答复复审通知书时提交了权利要求书的全文修改替换页。经审查，其修改之处符合专利法第 33 条的规定。本复审请求审查决定所针对的审查文本为：2022 年 08 月 29 日提交的权利要求 1-43，其余部分同驳回决定所针对的审查文本。

2、关于专利法第 22 条第 3 款

专利法第 22 条第 3 款规定：创造性，是指与现有技术相比，该发明具有突出的实质性特点和显著的进步，该实用新型具有实质性特点和进步。

本复审请求审查决定引用的对比文件与复审通知书引用的对比文件相同，为驳回决定中引用的对比文件 1，即：

对比文件 1：WO2011044722A1，公开日为 2011 年 04 月 21 日。

权利要求 37-41、43 不具备专利法第 22 条第 3 款规定的创造性。

2.1、权利要求 37 请求保护一种存储比合三进制数据的存储装置，对比文件 1 公开了一种单位协同处理装置，具体公开了如下技术特征（参见说明书第 15 页第 1 行-第 16 页最后 1 行，第 19 页第 14 行-第 25 页第 10 行，图 4）：

将双行二进制转换为一行三进制的方式包括：珠算式的运算方式和围棋式的运算方式。用围棋式的运算方式，将二进制转换为三进制的方法可参照如下表 4。

	第一种形式				第二种形式			
上档 A(2 进制)	1	1	0	0	1	1	0	0
下档 B (2 进制)	1	0	1	0	1	0	1	0
合计档 C (3 进制)	1	-0	+0	-1	0	1	-1	0

（可见，第二种形式中，两个二进制 A 和 B 的组合以及对应的三进制数 C 的对应关系为：[1, 0]对应 1，[0, 1]对应-1，[0, 0]对应 0，相当于比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，其中 A 对应的位相当于比合三进制位的正数位，B 对应的位相当于比合三进制位的反数位）。

如图 4 所示，本发明的单位协同处理装置包含：固件存储器 1、私有电路 2 即为局部总线、功能部 3、控制部 6(相当于存储比合三进制数据的存储装置)、共有电路 7 即为全局总线、接口部 8、外存储器 9、内存 10。本实施例的控制部 6 包括：两个 CPU63、63'；用于协调 CPU63、63'的工作的三进制的并行协同处理器 61(TPU)；分别对应于所述 CPU63、63'的双主高速缓存器 64、64'；对应于所述 TPU 的双副高速缓存器 65。并且所述控制部 6 还包括与所述 TPU 相连而将所述 TPU 连接到所述共有电路 7 上的并行协同高速缓存器 62。TPU 通过将双主高速缓存器 64、64'上的数据处理到双副高速缓存器 65 上以叠加校验的方式使数据同步，作为共享数据与其他单位协同处理装置上的控制部交换数据而并行协同处理计算。在此，通过所述双主高速

缓存器 64、64'和双副高速缓存器 65，TPU 以协同操作所述 CPU63、63'来对二进制和三进制数据之间进行互换以用于向二进制或三进制的硬件提供对应进制的数据。

TPU 通过控制开关可以对双主高速缓存器 64、64'和双副高速缓存器 65 进行平行连接或交叉连接,如图 4(b) 所示。当主 Cache I 与副 Cache II 相连且主 Cache II 与副 Cache I 相连时（即平行连接时），各高速缓存器之间构成闭合的双串缓存器，此时 TPU 从双串缓存器的每一串缓存器中每次各选取一个二进制数，并以如前所述的珠算式的运算方式或围棋式的运算方式将所选取的 2 位二进制数转换为 1 位三进制数（相当于另一种是所述正数位的数据与反数位的数据分别以正数链、反数链方式并列分离存储）。当主 Cache I 与副 Cache I 相连且主 Cache II 与副 Cache II 相连时（即交叉连接时），各高速缓存器之间构成莫比乌斯模式的闭合的单串缓存器，此时 TPU 从所述单串缓存器中每次选取相邻的两个二进制数（相当于一种所述正数位的数据与所述反数位的数据以交替方式串联合并存储，所述存储装置包括两种存储方式；且存储比合三进制位的正数位的数据的单元相当于正数链数据存储单元，存储比合三进制位的反数位的数据的单元相当于反数链数据存储单元），并以如前所述的珠算式的运算方式或围棋式的运算方式将所选取的 2 位二进制数转换为 1 位三进制数。当然，也可以通过反向的计算过程将 1 位三进制数转换为 2 位二进制数。

权利要求 37 与对比文件 1 相比，区别特征在于：两种存储方式通过转换电路相互转换。

基于上述区别特征可以确定，权利要求 37 实际解决的技术问题是如何提供更加灵活的存储方式。

对比文件 1 已经公开了比合三进制数对应的正数位和反数位可以分别以串联合并、并联分离的方式进行存储，在此基础上，为了提供更加灵活的存储方式，设置转换电路来对两种存储方式进行相互转换，以根据实际需要将正数位和反数位从串联合并存储转换成并联分离存储，或者从并联分离存储转换成串联合并存储，这是本领域的惯用手段。

在对比文件 1 的基础上结合本领域的惯用手段以获得权利要求 37 所要保护的方案对本领域技术人员来说是显而易见的，权利要求 37 不具有突出的实质性特点和显著的进步，因而不具备专利法第 22 条第 3 款规定的创造性。

2.2、权利要求 38 引用权利要求 37，当采用转换电路进行串/并行模式转换时，在串行模式下，先使正数位和反数位数据以奇偶交错的方式进行访问，然后转换成并行输出并存储，而在并行模式下，使分离存储的正数链数据存储单元和反数链数据存储单元能进行并行访问，然后转换成串行输出并存储，这是本领域的惯用手段。因此，当其引用的权利要求不具备创造性时，权利要求 38 也不具备专利法第 22 条第 3 款规定的创造性。

2.3、权利要求 39 引用权利要求 38，在电路实现时将转换电路布置在单面印刷电路或者三层电路板上是本领域在实现转换电路时的常规设计。因此，当其引用的权利要求不具备创造性时，权利要求 39 也不具备专利法第 22 条第 3 款规定的创造性。

2.4、权利要求 40 引用权利要求 38，采用三层电路板，将正数链数据存储单元、转换电路、反数链数据

存储单元分别设置在上、中、下层电路板上，方便实现正反并行链条和奇偶串行链条数据结构相互转换，这是本领域的常规设计。因此，当其引用的权利要求不具备创造性时，权利要求 40 也不具备专利法第 22 条第 3 款规定的创造性。

2.5、权利要求 41 引用权利要求 40，通过转换电路实现正数链数据和反数链数据的串行、并行模式的转换时，需要将待转换数据传输给转换电路进行处理，则正数链数据存储单元和反数链数据存储单元通过独立的电连接端口将所述数据传输给转换电路，以快速、高效地传输数据，提高转换性能，这是本领域的常规设计。因此，当其引用的权利要求不具备创造性时，权利要求 41 也不具备专利法第 22 条第 3 款规定的创造性。

2.6、权利要求 43 请求保护一种能够进行二进制运算和比合三进制运算的计算机系统，该计算机系统包括如权利要求 37-41 所述的存储装置，对比文件 1 还公开了（参见同上）：将双行二进制转换为一行三进制的方式包括：珠算式的运算方式和围棋式的运算方式。用围棋式的运算方式，将二进制转换为三进制的方法可参照如下表 4。

	第一种形式				第二种形式			
上档 A(2 进制)	1	1	0	0	1	1	0	0
下档 B (2 进制)	1	0	1	0	1	0	1	0
合计档 C (3 进制)	1	-0	+0	-1	0	1	-1	0

（可见，第二种形式中，两个二进制 A 和 B 的组合以及对应的三进制数 C 的对应关系为：[1, 0]对应 1，[0, 1]对应-1，[0, 0]对应 0，相当于比合三进制采用一对二进制位的组合来表示一个对称三进制位，所述一对二进制位分别称为比合三进制位的正数位和反数位，其中 A 对应的位相当于比合三进制位的正数位，B 对应的位相当于比合三进制位的反数位）。图 12 为由两个单位协同处理装置通过双向连接部件所构成的手机模式（相当于能够进行二进制运算和比合三进制运算的计算机系统）的示意图。单位协同处理装置（相当于硬件设备）包含：固件存储器 1、私有电路 2 即为局部总线、功能部 3、控制部 6（相当于存储装置，控制部和固件存储器的组合相当于存储系统）、共有电路 7 即为全局总线、接口部 8、外存储器 9、内存 10。控制器 6 包括：两个 CPU63、63'；用于协调 CPU63、63'的工作的三进制的并行协同处理器 61(TPU)。TPU（相当于能够在二进制和比合三进制之间切换的处理器）以协同操作所述 CPU63、63'，来对二进制和三进制数据之间进行互换以用于向二进制或三进制的硬件提供对应进制的数据。步骤 S31，单位协同处理装置根据用户所输入的数字产生硬件字编码指令（隐含公开了硬件设备包括输入系统、编码系统），而该硬件字编码指令中包括字元信息、字根信息以及字根区域信息。当需要更新单位协同处理装置的虚拟机文件中的虚拟机应用程序文件时，用户可以通过网上交易系统向开发商提交单位协同处理装置的 TID 和网络地址 IPV6Q（隐含公开了硬件设备还包括网络系统）。

当单位协同处理装置开机后，控制部 6 把固件存储器 1 上的 VIOS 和 TID 分别读入到内存 10，并把内存 10 分成页（内存池区域），在每页内存层上运行一个虚拟机(即为 GUEST 虚拟客户操作系统)。环境系统将

上述的硬件检测 results 和感应到的体位状态以及所更新的 TID 与预先存储在外存储器中的虚拟机配置表进行对照，并根据对照结果判断当前的并行协同处理装置所处的状态模式。接着在步骤 S15, 根据所述状态模式的判断结果，从所述环境系统中激活对应的虚拟机操作系统文件，并在该虚拟机操作系统文件上运行对应于当前模式的虚拟机应用程序文件（相当于在计算机系统启动时通过虚拟机配置生成虚拟机，并在生成的虚拟机上进行计算处理）。可以通过虚拟机技术把 2 进制系统和 3 进制系统相互兼容、转换和并行计算。

权利要求 43 与对比文件 1 的区别特征进一步包括：硬件设备还包括内嵌的虚拟机管理固件，所述虚拟机管理固件生成的虚拟机包括二进制计算处理模式的虚拟机和/或比合三进制计算处理模式的虚拟机，并在生成的二进制虚拟机和/或比合三进制虚拟机上进行计算处理。

基于该区别特征可以确定，权利要求 43 实际解决的技术问题进一步包括：如何获得与硬件适配的虚拟机。

对于该区别特征，对比文件 1 公开了可在二进制和三进制之间进行转换的装置，通过虚拟机配置生成虚拟机，并通过虚拟机实现二进制和三进制系统的相互兼容、转换、计算，在此基础上，为使得虚拟机能够与底层硬件适配，根据底层硬件支持的二进制和三进制而对应生成二进制计算处理模式和/或三进制计算处理模式的虚拟机，以在生成的虚拟机上进行相应的计算处理，这是本领域的惯用手段。

再结合权利要求 37-41 的评述意见可知，权利要求 43 不具有突出的实质性特点和显著的进步，从而不具备专利法第 22 条第 3 款规定的创造性。

3、关于复审请求人的意见

复审请求人在 2025 年 08 月 29 日提交的意见陈述书中认为：

权利要求 37 与对比文件 1 的区别并非仅在于转换单元，而是通过物理结构的转换电路和多个层实际上形成了一种双端口模式的存储单元，并构成了拉链式架构，相对于对比文件 1 中需要 TPU 在两个独立的缓存区之间进行数据搬运和重组，CPU 开销较高，本申请通过在物理结构上的创新，通过硬件架构消除了比合三进制数据在奇偶串行与正反并行两种形态间频繁切换而产生的巨大 CPU 开销，其不是本领域的惯用手段。

对此，合议组认为：

如上所述，对比文件 1 中表 4 公开了比合三进制数据，且公开了比合三进制数据的正数位数据和反数位数据可采用串联方式存储，也可采用并行方式存储，对比文件 1 中可提供二进制数据和三进制数据之间的转换，以向二进制或三进制的硬件提供对应进制的数据，这与本申请中一致。对比文件 1 只是未公开权利要求 37 中的特征：两种存储方式可通过转换电路进行转换。而在对比文件 1 的基础上，为了提供更加灵活的存储方式，设置转换电路来对两种存储方式进行相互转换，以根据实际需要将正数位和反数位从串联合并存储转换成并联分离存储，或者从并联分离存储转换成串联合并存储，这是本领域的惯用手段。其次，申请人陈述的转换电路与多个层形成的双端口模式的存储单元及拉链式架构并没有记载在独立权利要求 37 中，而是记载在从属权利要求中。而通过设置三层电路板结构，将正数位数据存储单元和反数位数据存储单元分别存储在上下层的电路板上，将转换电路设置在中间层电路板上，当需要进行转换时，通过转换电路和两个存储单元之

间的电连接端口来将待转换的数据传输给转换电路，由转换电路进行串、并行转换并输出，从而提供了更加灵活的数据存储方式，同时通过硬件电路实现数据转换，提高了转换效率和处理性能，这均是本领域在进行串并行模式转换时的常规设计。

综上，复审请求人的上述理由不具备说服力，合议组不予支持。

基于上述事实和理由，合议组依法作出如下复审请求审查决定。

三、决定

驳回复审请求人于 2022 年 06 月 22 日对上述专利申请提出的复审请求。

如对本复审请求审查决定不服，根据专利法第 41 条第 2 款的规定，复审请求人可以自收到本复审请求审查决定之日起三个月内向北京知识产权法院起诉。

合议组组长：冯美玉

主审员：刘丽

参审员：郭婧

