

硕士学位论文

数字输出磁阻传感器接口 ASIC 芯片设计

**DIGITAL OUTPUT MAGNETIC
RESISTANCE SENSOR INTERFACE ASIC
CHIP DESIGN**

陶豪鸣

哈尔滨工业大学
2020 年 6 月

国内图书分类号： TN492

学校代码： 10213

国际图书分类号： 621.3

密级： 公开

工程硕士学位论文

数字输出磁阻传感器接口 ASIC 芯片设计

硕 士 研 究 生： 陶豪鸣

导 师： 谭晓昀教授

申 请 学 位： 工程硕士

学 科： 集成电路工程

所 在 单 位： 微电子科学与技术系

答 辩 日 期： 2020 年 6 月

授予学位单位： 哈尔滨工业大学

Classified Index: TN492

U.D.C: 621.3

Dissertation for the Master Degree in Engineering

DIGITAL OUTPUT MAGNETIC RESISTANCE SENSOR INTERFACE ASIC CHIP DESIGN

Candidate:	Tao Haoming
Supervisor:	Prof. Tan Xiaoyun
Academic Degree Applied for:	Master of Engineering
Speciality:	Integrated Circuit Engineering
Affiliation:	Dept. of Microelectronics Science and Technology
Date of Defence:	June, 2020
Degree-Conferring-Institution:	Harbin Institute of Technology

摘 要

隧穿式磁阻(Tunneling Magnetic Resistive,TMR)传感器作为新兴的磁阻材料,相对于霍尔传感器、磁通门和传统的固态磁阻传感器具有动态范围好、磁场灵敏度高优点,现已广泛应用于各个领域。但 TMR 传感器的输出频率低,幅度小,温漂显著,因此开展 TMR 传感器接口 ASIC 电路的研究和设计对 TMR 传感器未来的发展具有十分重要的意义。本论文设计的数字输出磁阻传感器的接口电路主要包括 Sigma-Detla ADC 后级数字抽取滤波器、数字温度补偿电路以及前级模拟检测的低噪声低失调仪表放大器。

基于 TMR 传感器的输出信号具有低频率,大噪声等特性,设计了一款专用的低噪声低失调仪表放大器。该前级信号检测电路采用电流反馈型仪表放大器结构来实现高输入阻抗;对电路噪声和失调的产生原因进行探讨,基于斩波技术来实现抑制;本文设计了纹波抑制电路来抑制输出端的纹波信号。该结构前级检测电路的等效输入噪声密度达到 $11.72 \text{ nV}/\sqrt{\text{Hz}}$,并可有效抑制 10 mV 以下的输出纹波。

本文采用 Sigma-Detla ADC 来实现数字输出,主要是对 Sigma-Detla ADC 后级数字抽取滤波器进行了设计和优化。抽取滤波器采用 CIC(Cascaded integrator-comb)-CIC 补偿-FIR 低通滤波器三级级联结构。第一级采用 5 阶 CIC 结构实现高倍率的抽取;第二级 CIC 补偿滤波器的设计是为了补偿第一级 CIC 引起的通带衰减;第三级采用传统 FIR 低通滤波器减小过渡带带宽。后两级同时实现低倍率的降采样,并采用两相分解、CSD(Canonic Signed-Digit)编码、抽取滤波置换等技术减小芯片面积和功耗。利用 Verilog 语言实现了后级数字滤波器的电路级设计,并实现了后端版图设计。滤波器输出信号为 24 bit,版图面积为 $2.4 \times 2.4 \text{ mm}^2$ 。电路后仿输出信号的信噪比(SNR)与理想激励的 SNR 基本一致,实现了信号抽取滤波的功能。

在分析了隧穿式磁阻敏感结构的温度特性的基础上,基于隧穿式磁阻传感器零位和灵敏度漂移与温度的关系,基于最小二乘算法拟合为多项式模型实现温度补偿。本文利用 HDL 硬件描述语言实现片上级温度补偿电路,并用 SPI 接口电路实现参数和信号传输。同时完成了整体模块的后端版图设计,生成的版图面积为 $2.1 \times 2.1 \text{ mm}^2$ 。该温度补偿电路可实时完成温补,有效解决了 TMR 传感器温漂问题。

关键词: 隧穿式磁阻传感器; 接口电路; 数字输出; 温度补偿; 集成 ASIC 芯片

Abstract

As an emerging type of materials, tunneling magnetic resistive (TMR) sensors, have the advantages of high dynamic range and high magnetic field sensitivity compared to Hall sensors, flux gates and traditional Solid-state magnetoresistive sensors, which are now widely used in various fields. However, due to the low output frequency, small amplitude and the remarked temperature drift of the tunneling magnetic resistive sensor, the research and design of the tunneling magnetic resistive sensor interface ASIC circuit is of great significance to the future development of the tunneling magnetic resistive sensor. The interface circuit of the digital output magnetoresistive sensor designed in this paper mainly includes the Sigma-Delta ADC post-stage digital decimation filter, digital temperature compensation circuit, and the low-noise and low-offset instrumentation amplifier of the pre-stage analog detection.

Based on the characteristics of the output signal of the tunneling magnetic resistive sensor with low frequency and large noise, this paper has designed a specialized instrumentation amplifier characterized by low noise and offset. The pre-stage signal detection circuit uses a current feedback instrumentation amplifier structure to achieve high input impedance; by discussing the causes of noise and offset in the circuit, it is suppressed and eliminated based on the chopping technology; this article has designed a ripple suppression circuit to suppress the output ripple signal. The equivalent input noise density of the front-stage detection circuit of this structure reaches $11.72 \text{ nV}/\sqrt{\text{Hz}}$ and it can effectively suppress the output ripple below 10 mV .

This article adopts Sigma-Delta ADC to achieve digital output. This topic is mainly aim to design and improve the Sigma-Delta ADC post-stage digital decimation filter. The decimation filter selects a three-stage cascade structure of CIC (Cascaded integrator-comb)-CIC compensation-low-pass filter. The first stage uses a 5-order CIC structure to achieve high magnification extraction; the second stage is devoted to compensate the passband attenuation caused by the first one and the third stage make use of a traditional FIR low pass filter to reduce the transition band bandwidth. The latter two stages simultaneously achieve low-power downsampling, and use two-phase decomposition, CSD (Canonic Signed-Digit) encoding, decimation filter replacement and other

technologies to reduce chip size and power consumption. Using Verilog language to realize the circuit-level design of the post-stage digital filter, and the back-end layout design is implemented. In addition, the filter output signal is 24 bit, and the layout area is $2.4 \times 2.4 \text{ mm}^2$. The signal-to-noise ratio (SNR) of the simulated output signal after the circuit is basically the same as the SNR the ideal excitation, and the signal extraction and filtering function is realized.

Based on the analysis of the temperature characteristics of the tunneling magnetoresistive structure, based on the relationship between the zero and sensitivity drift of the TMR sensor and temperature, the least squares method is used to fit the polynomial model to achieve temperature compensation. In this paper, HDL hardware description language is adopted to realize the on-chip temperature compensation circuit, and the SPI interface circuit is chosen to realize the parameter and signal transmission. At the same time, the back-end layout design of the overall module is completed, and the generated layout area is $2.4 \times 2.4 \text{ mm}^2$. The temperature compensation circuit can complete the temperature compensation function in real time, effectively solving the temperature drift problem of the TMR sensor.

Keywords: tunneling magnetoresistive sensor, interface circuit, digital output, temperature compensation, integrated ASIC chip

目 录

摘 要	I
Abstract.....	II
第 1 章 绪 论	1
1.1 课题研究背景及其目的和意义	1
1.2 国内外研究现状与发展	2
1.2.1 研究现状简介	2
1.2.2 国外研究现状	2
1.2.3 国内研究现状	5
1.3 主要研究内容	8
第 2 章 TMR 传感器与其接口电路的原理及结构	10
2.1 引言	10
2.2 TMR 传感器的特性及其工作原理.....	10
2.2.1 隧穿式磁阻效应	10
2.2.2 TMR 磁阻传感器的结构和特性.....	11
2.3 前级信号检测电路基本原理	12
2.3.1 仪表放大器拓扑结构	13
2.3.2 电路的噪声和失调	14
2.3.3 电路噪声和失调的抑制	16
2.4 Sigma-delta ADC 基本原理.....	18
2.4.1 过采样技术及噪声整形技术	18
2.4.2 抽取滤波器的基本原理	20
2.5 本章小结	22
第 3 章 仪表放大器电路结构设计及仿真	23
3.1 引言	23
3.2 仪表放大器的整体结构	23
3.3 仪表放大器电路级设计	24
3.3.1 第一级跨导运算放大器设计	24
3.3.2 第二、三级跨导运算放大器设计	26
3.3.3 斩波器设计	27

3.3.4 纹波抑制回路设计	28
3.4 仪表放大器电路仿真	29
3.4.1 等效输入噪声仿真	29
3.4.2 带宽和开环增益仿真	30
3.4.3 高频纹波抑制仿真	31
3.5 本章小结	32
第 4 章 数字滤波器的结构设计及仿真	33
4.1 引言	33
4.2 数字滤波器结构及系统级设计	33
4.2.1 第一级 CIC 滤波器系统级设计	33
4.2.2 第二级 CIC 补偿滤波器系统级设计	35
4.2.3 第三级 FIR 低通滤波器系统级设计	36
4.2.4 数字滤波器整体系统级仿真	37
4.3 数字滤波器电路设计	37
4.3.1 CIC 滤波器电路级设计	38
4.3.2 CIC 补偿和 FIR 低通滤波器电路级设计	38
4.3.3 时钟分频模块电路级设计	39
4.4 数字滤波器整体仿真及后端实现	40
4.4.1 数字滤波器的 RTL 级仿真	40
4.4.2 数字滤波器的逻辑综合及版图生成	41
4.5 本章小结	42
第 5 章 TMR 传感器温度补偿原理及电路设计	44
5.1 引言	44
5.2 隧穿式磁阻传感器温度特性	44
5.3 数字温度补偿模块设计及仿真	45
5.3.1 温度收集及补偿计算模块的设计	45
5.3.2 寄存器模块设计	46
5.3.3 SPI 接口电路设计	46
5.3.4 温度补偿电路仿真	48
5.4 数字温度补偿模块后端实现	49
5.4.1 温度补偿电路逻辑综合	49

5.4.2 温度补偿电路版图设计	50
5.5 本章小结	51
结 论	52
参考文献	53
攻读硕士学位期间发表的论文及其它成果	57
哈尔滨工业大学学位论文原创性声明和使用权限	58
致 谢	59

第 1 章 绪 论

1.1 课题研究背景及其目的和意义

传感器作为一种测试装置,可以将大自然中已存在的光、热、磁、力、声等被测物理信号,按照特定规律转变为所需的电信号或其他输出信号,从而实现信号的处理、储存、转换、记录和传输等功能。现如今,伴随着智能 IoT(Internet of Things, 物联网)行业的迅速发展,在我们的日常生活、生产和学习中可以随时随地使用与互联网相联的各种智能设备。各式各样的传感器,如温度传感器、磁阻传感器、压力传感器、加速度传感器和陀螺传感器等,在 IoT 领域中发挥着不可或缺的作用。因此,随着微电子技术和集成电路领域的突飞猛进,传感器在当今时代发展中扮演了越来越重要的角色。

磁阻传感器作为传感器技术中的基本元素具有大量的市场应用需求,它能检测到相应的磁信号并将其转换为电学信号输出。磁传感器广泛应用在武器国防、GPS、信号探测及航空航天等军事领域,还在生物医疗,环境检测等民用领域中扮演着无法取代的角色^[1-4]。目前,磁传感器主要可分为霍尔元件、磁通门传感器、巨磁阻抗(GMI)传感器、各向异性磁阻(AMR)传感器、巨磁阻(GMR)传感器和隧穿式磁阻(TMR)传感器等多种。后三种磁阻类传感器(AMR、TMR、GMR)相对于其他类型的磁传感器具有可靠性好、功耗低、集成度高等优点。磁阻传感器中,AMR 传感器问世最早,现已大规模应用;GMR 传感器方兴未艾;TMR 传感器集前两种磁阻传感器优点于一体,拥有灵敏度高、线性度好、功耗低以及集成度高等优点。相比于其他磁传感器各项性能指标都有明显的优势,具有巨大的研究发展潜力^[5-6]。

本课题对 TMR 磁阻传感器的 ASIC 接口电路的研究主要是为了解决接口电路中 $1/f$ 噪声和失调的抑制消除,TMR 传感器的噪声特性抑制、温度特性补偿等关键问题。TMR 磁阻传感器对磁场信号进行测量,得到的输出信号本底噪声大,频率低,幅度小,还随温度变化发生变化。而且普通的 CMOS 运放又存在温漂、大失调电压和高噪声,是不能准确检测 TMR 磁阻传感器输出的。所以,设计出专门针对 TMR 磁阻传感器的低噪声低失调以及包含温度补偿的数字输出接口电路 ASIC 芯片对未来 TMR 传感器的研究和发展具有重要意义。

1.2 国内外研究现状与发展

1.2.1 研究现状简介

目前,伴随着大量磁阻传感器广泛应用在各种领域内,国内外涌现出了大量标志性的磁阻传感器生产厂家。例如:美国的厂家霍尼韦尔研发了 HMR3000/3300、HMC1001/1021 等多个系列的 AMR 传感器;NVE 公司制造了 AAV003、AAH002 等多个系列的 GMR 传感器;对于 TMR 传感器,中国多维科技有限公司生产了 TMR2001/2201 等一系列产品。虽然这些磁阻传感器在磁场强度检测领域中已大量普及,但对应的磁阻传感器专用接口电路的设计相对较少。特别是 TMR 磁阻传感器,作为近年来才开始用于磁场强度检测的新型传感器,虽然具有功耗低、灵敏度高等优点,但其敏感结构在温度变化时存在零位和灵敏度的漂度漂移,且输出信号处于低频段,其本底噪声相对较大,所以针对于 TMR 磁阻传感器的接口电路在磁探测系统领域内具有十分重要的研究地位。

近年来,国内外对磁场测量系统的设计仍处于基于各项异性磁阻传感器研究的阶段,后级信号测量电路还处于多个单立元件构成的 PCB 板级电路。对 TMR 传感器研究相对较少,国内外的科研机构主要还在研究其传感器结构和原理,相对应的专用集成化接口芯片的研究和设计却不多,一般都是 PCB 板级搭建的。因此本文针对 TMR 磁阻传感器设计了数字输出的接口电路,其在低频弱磁信号探测领域具有广阔的发展前景。

1.2.2 国外研究现状

目前,国外许多企业和高校对磁阻传感器检测电路的研究较为广泛,特别是对 AMR 与 GMR 的 ASIC 集成接口电路的研究,这些接口电路的研究为本文所需设计的 TMR 专用接口电路打下了良好的研究和设计基础。

早在 2011 年和 2014 年,荷兰飞利浦公司就基于各向异性磁阻传感器(AMR)开发研制了两种单片集成 ASIC 接口芯片。2011 年设计的芯片 KMA200 内部结构如图 1-1 所示。该片运用了惠斯通电桥结构,后级检测电路是仪表运算放大器和 Sigma-Delta 模数转换器,其输出信噪比只有 65 dB^[7]。2014 年该公司研制的 KMZ60 芯片较上款芯片加入了硬件温度补偿电路,显著提升了该芯片的温度特性,但其信噪比仍只有 65 dB^[8]。

西班牙国家航天研究所的研究团队根据 NVE 公司研发的 AAL002 双轴巨磁阻传感器制作了可实现温度补偿的接口电路芯片。芯片基于 PTAT (proportional to absolute temperature) 偏置电流源电流随温度变化特性来实现补偿, 方法如图 1-2 所示^[9]。GMR 传感器的输出信号与偏置电压成线性关系, 该电路加入两个电阻, 电阻 R_2 的阻值与温度系数相关, R_3 是一个不随温度变化的线性电阻, 同时确定温度系数为正的偏置电源, 从而实现一阶线性的温度补偿模型。




图 1-1 KMA200 内部电路结构^[7]




图 1-2 基于双轴磁阻探头设计温度补偿电路^[9]

2010 年, 美国 Honeywell 公司基于该公司自主研制的双轴 HMC1002 和单轴

HMC1001 AMR 磁探头研发了三轴高精度数字磁强计 HMR2300，系统级电路结构如图 1-3。该三轴磁强计是 X、Y、Z 三个轴独立测量，单轴磁探头差分输出信号通过分立器件的仪表放大器电路和 16 位模数转换器转换为 BCD 码的数字输出，并用标准串口 RS-232 实现信号传输。其整体功耗仅为 400 mW^[10]。




图 1-3 HMR2300 系统级电路结构^[10]

此外，西班牙马德里大学的微纳卫星研发团队对磁荷载模块的设计是基于霍尼韦尔公司研制的 HMC1021 AMR 磁探头^[11]。其后端信号检测电路如图 1-4 所示，采用了 OP484 差分运算放大器等多个分立元器件搭建了 PCB 板级电路，该电路运放存在 65μV 的失调电压，等效输出噪声为 3.9 nV/sqrt(Hz)，但电路的转角频率过高，当信号频率较低时电路噪声仍存在 300 nV/sqrt(Hz)，无法在低频弱磁场下完成检测工作^[12]。






图 1-4 磁强计 PCB 及基于 AMR 小型磁强计结构图^[12]

2014 年, 中国江苏多维公司基于该公司自制的 TMR1302 磁传感器研发了一个接口电路芯片以实现液位测量, 其内部详细的结构电路为图 1-5 所示。芯片接口电路包括了电压发生器、触发器、比较器和 MOS 管级电路四个模块, 其结构简单, 灵敏度高, 功耗仅为 $1.5 \mu\text{W}^{[13]}$ 。



-5-

CMOS 温度感应电路, 仪表运算放大器电路、逐次逼近型模数转换电路(SAR ADC)、单位反相运放模块和用于补偿的可编程电阻阵列构成。其温度补偿原理主要是通过 CMOS 感温模块检测当前环境温度变化, 然后由 SAR ADC 将感温模块的输出电压转换为数字信号, 数字输出信号再通过改变可编程电阻阵列阻值, 进而改变前级检测电路中运放的增益, 最终实现了 GMR 磁阻传感器输出信号的温度补偿。若 5V 供电电压下, 温度在 $-40\sim 80^{\circ}\text{C}$ 内, 补偿前 GMR 磁阻传感器的灵敏度温度漂移系数为 $2498\text{ppm}/^{\circ}\text{C}$, 而补偿后的灵敏度温度漂移系数降到了 $678\text{ppm}/^{\circ}\text{C}$ ^[14]。这种硬件补偿方法单单以结果来看实现了其补偿功能, 但其补偿精度有限, 通用性较差。

多年来哈尔滨工业大学集成电路设计中心一直在研究、发展与设计传感器 ASIC 接口电路, 在隧穿磁阻传感器的 ASIC 接口电路设计方面也取得了一定的成果。2016 年, 哈尔滨工业大学 MEMS 实验室研制了一款 TMR 磁阻传感器接口电路 ASIC 芯片。该 ASIC 芯片主要由前级低噪声低失调仪表放大器电路和高精度 Sigma-Delta 模数转换器两个部分组成, 两部分的电路结构详见图 1-7 和图 1-8。前级信号检测电路结构选用三运放级联, 后级为采用了过采样和噪声整形技术的四阶单环一位量化 $\Sigma\text{-}\Delta$ 调制器, 整体电路通过斩波技术来抑制消除低频闪烁噪声和失调^[15-16]。该芯片在 5V 电压下, $\pm 1\text{Guass}$ 量程内非线性可达 0.3%, 带宽大于 50kHz, 噪声水平为 $1.3\text{ nT}/\sqrt{\text{Hz}}$ 。^[17]





图 1-7 TMR 前级低噪声信号检测电路原理图^[15]

2017 年, 哈尔滨工业大学集成电路设计实验室研究发现仪表放大器由于设计了纹波抑制电路导致前馈放大器的传递函数在斩波频率处会引入 notch^[18], 为消除 notch 点电路设计为了多路径结构, 同时也增加了电路带宽。该结构电路原理图详见图 1-9 所示, 是基于高频路径(HFP)、低频路径(LFP)和纹波抑制环路(RRL)三模块构成的, 其中高频路径与低频路径共用同一输出级 OTA (G_{m5}), 三个电阻

为外接电阻，用来满足仪表放大器的闭环增益设计指标^[19]。

为进一步提高高频纹波的抑制能力、增大共模抑制比，两年后哈工大 MEMS 中心采用了共源共栅电流源结构，增加尾电流源电阻，从而提高共模抑制比；又加入了开关电容积分环路，利用其传递函数的频率特性来提高高频抑制能力^[20-21]。优化后的仪表放大器高频纹波幅度可以抑制到 19.6 μ V 左右，共模抑制比为 174.7dB^[22]。



结构详见图 1-10。该 ASIC 电路于上款芯片 ASIC 电路相比,优化了前级仪表放大器电路,选择采用了电流反馈型结构^[23]。前级检测电路是全差分的三级运放级联,并在电路中加入斩波器和纹波抑制回路来分别抑制电路中的噪声和失调以及输出端的高频纹波。该芯片检测电路可实现将底噪声降低至 $0.15 \text{ nV}/\sqrt{\text{Hz}}$ 。调制器后级数字滤波器和温度补偿电路的功能均通过数字信号处理器 UC7061 完成。整体系统的通讯选用 MAX3381 芯片基于 SPI 和 RS232 通讯协议实现数据传输。该芯片的温度补偿方式是根据隧穿磁阻敏感结构灵敏度、零位和温度的关系,基于最小二乘法实现软件算法补偿。该芯片在供电电压为 5V,温度在 $-40\sim 85^{\circ}\text{C}$ 之间进行测量,芯片测试后得到了补偿前后灵敏度温度漂移系数由 $-1100\text{ppm}/^{\circ}\text{C}$ 减到了 $-117\text{ppm}/^{\circ}\text{C}$;非线性为 0.11%;三轴磁传感器接口电路的整体功耗仅为 120mW ^[24]。




图 1-10 TMR 磁强计芯片集成总体框图^[24]

1.3 主要研究内容

本论文在分析了 TMR 敏感单元结构的噪声与温度特性后,设计了数字输出 TMR 磁阻传感器接口 ASIC 电路,该电路包含了低噪声仪表放大器、Sigma-Delta 模数转换器和数字温度补偿模块三个部分,并运用斩波技术来消除电路中的噪声和失调,而且接口电路中还设计了片上集成化温度补偿电路以完成更高效的实时温度补偿。具体的研究内容如下:

(1) 确定前级信号检测电路中仪表放大器的设计方案。查阅大量相关文献后,分析对比了多种拓扑结构的仪表放大器工作原理,并结合了对 TMR 传感器的敏感结构和原理研究,最终确定仪表放大器采用电流反馈型(CFIA)结构。

(2) 分析前级信号检测电路的非理想因素,并确定相应的抑制和消除方法。

通过分析 TMR 敏感结构噪声以及前级检测电路系统中的噪声和失调电压等非理想因素,确定采用斩波技术来抑制消除电路中的失调和噪声。并分析了输出高频纹波产生的原因,设计纹波抑制电路来抑制高频纹波。

(3) 确定 Sigma-Delta ADC 后级的数字滤波器的整体结构并完成电路设计。首先分析 Σ - Δ 模数转换器的调制器和抽取滤波器的结构及工作原理,并对过采样、噪声整形以及信号抽取等原理进行了探讨。然后,基于前级调制器的结构,给出后级数字抽取滤波器的级联结构,在 matlab 工具下完成整体滤波器的系统级研究。根据系统级设计确定滤波器的参数,基于 Verilog 语言完成级联结构的抽取滤波器电路级设计与仿真,并实现后端版图的设计。

(4) 根据 TMR 磁敏感结构及其检测电路的温度特性,分析 TMR 传感器零位和灵敏度与温度之间的特性曲线,确定片上级温度补偿方案。研究并设计片上集成化温度补偿系统,完成实时补偿传感器的输出以及修正刻度因子的功能。并基于 SPI 接口电路实现温度补偿系数、补偿后数据等数字信号的通讯传输。采用 Verilog HDL 语言实现数字温度补偿模块的电路级设计和仿真,并完成整体电路的后端版图设计。

第 2 章 TMR 传感器与其接口电路的原理及结构

2.1 引言

本文首先根据对隧穿式磁阻传感器敏感结构及工作原理进行简要的研究与分析，设计基于 TMR 传感器输出信号特点的专用 ASIC 接口电路。其次对比前级模拟信号检测电路系统中仪表放大器的多种拓扑结构与 Sigma-Delta ADC 后级数字滤波器的多种类别，并分析其工作原理。最终明确传感器接口电路的整体结构。

2.2 TMR 传感器的特性及其工作原理

2.2.1 隧穿式磁阻效应

隧穿式磁阻效应是 TMR 传感器敏感结构中载流子发生隧穿现象产生的，其基本结构为图 2-1 表现的多层膜结构。图中敏感结构是最为常见的四层膜结构，分别为自由层（Free Layer）、绝缘薄膜势垒层（Barrier Layer）、钉扎层（Pinning Layer）和反铁磁层（AFM Layer）^[25]。钉扎层和自由层作为相邻的铁磁层，其中钉扎层的磁矩方向是不变的，自由层的磁矩可随外界磁场方向改变而发生变化。




图 2-1 隧穿式磁阻敏感结构

为详细介绍隧穿式磁阻效应，以最为典型的三层膜敏感结构为例，当两个铁磁层之间的绝缘层足够薄，在量子力学中电子可以以一定的概率隧穿通过势垒层^[26]。如图 2-2 所示，相邻铁磁层的磁矩方向相同时，铁磁层中两个自旋子带中的电子都有很大的几率加入与之相对应的自旋子带中的空穴，因此，这种情况下有大量电子和空穴穿过势垒层发生隧穿，器件形成的隧穿电流大，电阻值相对较低；同理，当相邻两层铁磁层的磁矩方向相反时，电子和空穴的运动情况正好相反，只有少量的电子和空穴发生隧穿，此时形成的隧穿电流较小，器件呈高阻状态。可以看出，隧

穿式磁阻传感器的电阻是基于两个铁磁层磁化方向决定的，当磁化方向发生变化时，隧穿电阻发生相应的变化，器件阻值随之改变，因此称为隧道磁电阻效应。




图 2-2 TMR 磁化方向模型

2.2.2 TMR 磁阻传感器的结构和特性

由于磁场为一个矢量场，所以 TMR 磁阻传感器的输出与磁场方向和磁感应强度大小有关。以单轴为例，传感器采用图 2-3 的惠斯通电桥结构， R_1 、 R_3 两电阻的铁磁层磁化方向相同， R_2 、 R_4 两电阻的铁磁层磁化方向与 R_1 、 R_3 相反，其余性能指标均一致。




图 2-3 TMR 传感器惠斯通电桥结构

理想情况中，若外界无磁场，则四个电阻阻值相等，桥路输出信号为零；当外界磁场作用时，四个隧穿磁阻的阻值发生变化，且每个电阻的变化量均为 ΔR ，则桥路输出电压信号为公式(2-1)。桥路将传感器检测到的微弱磁信号转换成明显的电势差输出，电桥结构较好的减弱了外界环境变化对传感器输出变化的影响，并成倍增加了传感器灵敏度^[27]。

$$\begin{aligned} V_o &= V_{CC} \left(\frac{R_4}{R_3 + R_4} - \frac{R_1}{R_2 + R_1} \right) \\ &= V_{CC} \left(\frac{R + \Delta R}{2R} - \frac{R - \Delta R}{2R} \right) = V_{CC} \frac{\Delta R}{R} \end{aligned} \quad (2-1)$$

表 2-1 中详细比较了各种类型的磁传感器技术的参数指标，TMR 磁阻传感器具有无法超越的技术优势，其各项参数特性都要好过其他类型磁场传感器。此类传感器具有高灵敏度、低功耗、抗干扰性强、响应范围宽及体积小等优点，完全可以满足各种领域中所需的要求^[28]。但相对于后续电路的信号检测而言，毫伏级的输出电压幅值仍然无法满足需求，且信号多为低频状态。因此，低噪声低失调技术在接口电路设计中至关重要。

表 2-1 各种类型磁传感器技术参数

传感器技术	Hall	AMR	GMR	TMR
功耗 (mA)	5~20	1~10	1~10	0.001~0.01
灵敏度 (mV/V/Oe)	0.05	1	3	20
工作范围 (Oe)	1~1000	0.001~10	0.1~30	0.001~200
分辨力 (mOe)	500	0.1	2	0.1
温度特性 (°C)	<150	<150	<150	<200
响应时间 (ns)	>1000	10	10	0.1
温度漂移 (PPM/K)	3000	3000	3000	400
尺寸 (mm)	1×1	1×1	2×2	0.5×0.5

综上，基于 TMR 传感器输出信号的本底噪声大，频率低以及幅度小等特点，其接口电路 ASIC 芯片的结构如图 2-4 所示。其前级信号检测电路采用低噪声低失调仪表放大器以实现噪声失调的消除与信号的放大，后续 Σ - Δ 模数转换器将信号转变成数字输出，并用片上级数字温度补偿模块实现相应的温度补偿和参数修正。




图 2-4 TMR 传感器接口电路芯片整体框图

2.3 前级信号检测电路基本原理

传感器的前级信号测量电路一般选用仪表放大器结构，基于其各种拓扑结构特点，选取合适的类型。但电路中的失调和 $1/f$ 噪声是如今传感器信号检测电路设计中的一大难点，目前斩波技术和自动调零技术是此领域研究的两大主要内容^[29]。

2.3.1 仪表放大器拓扑结构

目前，仪表放大器可被分为：经典三运放电压反馈型结构、电容耦合型结构和电流反馈型结构三种类型。根据应用领域和设计要求选取合适的电路结构。

图 2-5 所示的结构是三运放电压反馈型结构，该结构是最早出现的，其增益由反馈电阻间的比值决定^[30]。因此，该结构需要极高的电阻匹配性，且功耗大。在现今的版图工艺中，电容的匹配性比电阻好，其失配小，线性度高，集成度高^[31]。所以图 2-6 中电容耦合结构型仪表放大器相较于三运放结构的匹配度和共模抑制比更高，功耗更小，可实现共模电压轨到轨的检测。但该结构的输入阻抗相对较低。

图 2-7 为电流反馈型结构的仪表放大器，电路中运放的跨导 G_{m2} 与 G_{m3} 的比值以及反馈电阻的比值来确定整体运放的增益。该结构输入阻抗高，功耗低，且具备更高的共模抑制比。可通过改变三个外接电阻的阻值来改变其闭环增益。本文在比较了三种结构的特性后，选择采用综合性能指标更好的电流反馈型结构来检测 TMR 传感器输出信号。




图 2-5 电压反馈型结构电路




图 2-6 电容耦合型结构电路




图 2-7 电流反馈型结构电路

2.3.2 电路的噪声和失调

噪声和失调是每一个模拟电路中必定存在的，即便它将会对信号进行一定的干扰，但仍不可避免。电路噪声主要包含两种：一种是热噪声，另一种是闪烁噪声（ $1/f$ 噪声）。电阻的热噪声是由自由电子发生无规律运动产生的，功率谱密度为：

$$V_n^2(f) = 4kTR, f \geq 0 \quad (2-2)$$

$$I_n^2(f) = 4kT/R, f \geq 0 \quad (2-3)$$

MOS 管沟道产生的热噪声功率谱密度为：

$$V_{n,in}^2(f) = 4kT\gamma/g_m, f \geq 0 \quad (2-4)$$

$$I_{n,in}^2(f) = 4kT\gamma \cdot g_m, f \geq 0 \quad (2-5)$$

MOS 管的闪烁噪声是硅晶体表面边缘的悬挂键俘获或释放载流子产生的，其等效噪声为：

$$V_n^2(f) = \frac{K}{C_{ox}WL} \cdot \frac{1}{f}, f \geq 0 \quad (2-6)$$

因此，一个场效应管总的噪声为：

$$V_n^2(f) = 4kT\gamma/g_m + \frac{K}{C_{ox}WL} \cdot \frac{1}{f}, f \geq 0 \quad (2-7)$$

在运放电路中，噪声主要来源于 MOS 管。以图 2-8 典型的 cascode 结构运放为例，其输入级电流源的噪声等效到输入端可以不做考虑；根据共栅级噪声等效计算，其电流源噪声在电路中可忽略^[32]，故 cascode 管电流源相对仪表放大器整体电路不产生任何噪声。因此，电路噪声的存在主要是输入管和共源共栅结构中电流镜管导致的，因此，该典型结构运放的等效输入噪声可表示为：

$$V_{n,ieq}^2 = 2V_2^2 + \frac{2V_3^2 \cdot g_{m3}^2}{g_{m2}^2} + \frac{2V_6^2 \cdot g_{m6}^2}{g_{m2}^2} \quad (2-8)$$

将式 2-7 代入上式整理得：

$$V_{n,ieq}^2(f) = \frac{8kT\gamma(g_{m2} + g_{m3} + g_{m6})}{g_{m2}^2} + \frac{2K}{C_{ox}f \cdot g_{m2}^2} \left(\frac{g_{m2}^2}{W_2L_2} + \frac{g_{m3}^2}{W_3L_3} + \frac{g_{m6}^2}{W_6L_6} \right) \quad (2-9)$$

根据对上式的分析，为减小电路的噪声可以增大输入管跨导，减小电流镜管跨导或者采用降低两种晶体管的面积的方法。

运算放大器的失调分为两种，系统失调来源于电路设计；随机失调是工艺误差导致的器件失配。对于全差分对的运放，电路相对称，系统失调就不存在。在理想情况下，当输入差分信号为零时，电路输出电压应该为零。但由于随机失调的存在，输出存在一定电压值。因此，为实现电路的输出达到零，添加一个电压信号以抵消输入端的失调，该电压信号即为失调电压^[33]。同样以图 2-8 共源共栅结构运放为例，其等效输入失调电压为：

$$V_{OS} = \Delta V_{TH2} + \Delta V_{TH3} \cdot \frac{g_{m3}}{g_{m2}} + \Delta V_{TH6} \cdot \frac{g_{m6}}{g_{m2}} + \frac{V_{GST2}}{2} \left[\frac{\Delta(W/L)_2}{(W/L)_2} + \frac{\Delta(W/L)_3}{(W/L)_3} + \frac{\Delta(W/L)_6}{(W/L)_6} \right] \quad (2-10)$$




图 2-8 典型共源共栅级运放

2.3.3 电路噪声和失调的抑制

上小节详细阐述了噪声和失调的产生原因及其对电路的影响，因此需合理设计电路的结构和器件的宽长比来尽量降低其影响，但其仍无法满足电路设计要求。现在常用自动调零与斩波两种动态失调补偿技术来抑制噪声和失调。

1) 自调零技术

自调零技术^{[34]1599-1602}的工作原理可用图 2-9 扼要说明，该结构由两个时钟相位控制，在 F2 相位采样阶段，开关 S1、S4 断开，S2、S3 闭合，此时电路中的噪声和失调电压将会被存储到电容 C1 中；在第二个 F1 相位保持阶段时，四个开关的开启与关断状态与上一阶段正好相反，此时由于 C1 电容中电荷的存在使运放两端的电压变为输入电压，消除了噪声和失调对运放电路的影响。

然而自动调零技术的前提是需要对电路信号进行采样，信号采样频率无法满足电路噪声的带宽要求，必然存在噪声混叠。并且电路的噪声和失调会随着时间发生变化，所以该技术通常在离散时间信号电路中有很好的抑制作用。在连续时间电路中需采用 ping-pong 结构^[35]以实现更好的抑制效果，但该结构增加了电路的复杂度和功耗。




图 2-9 自动调零技术原理图

2) 斩波技术

与自动调零技术不同，斩波技术实际上是一种调制技术^{[34]1589-1591}。该技术无噪声混叠效应，且更适合于低频连续时间信号电路，因此斩波技术更适用于本课题。

斩波技术整体结构为图 2-10。低频输入信号在斩波器 CH1 处被调制到高频，在运放放大后又被 CH2 解调制低频信号输出。但电路等效到输入端的噪声和失调电压经过运放后，只通过一个斩波器 CH2 后变为了高频信号，并用低通滤波器滤除高频的噪声和失调电压，以此电路中的噪声和失调得到了抑制和消除。




图 2-10 斩波技术电路结构图

斩波技术时域和频域的工作原理^[36]如图 2-11 所示。图 a)是斩波技术频域过程，图 b)是斩波技术时域过程。图中的实线表示低频的输入信号，虚线表示电路输入端的噪声与失调电压。低频输入信号首先通过第一级斩波器 CH1 后输出的信号处于高频段，输出为 V_a 。然后处于高频处的信号叠加了输入端的低频处的噪声和失调电压一起经过运算放大器实现信号放大。其后的叠加信号完成第二级斩波后输出信号为 V_b ， V_b 包含第二次经过斩波器解调回到低频处的输入信号，以及第一次斩波后调制到高频处的失调电压和噪声。最后，信号 V_b 中高频处的失调电压和噪声在通过低通滤波器后滤除，输出放大后的低频输入信号 V_{out} 。

$$BW_{amp} > f_{chop} \geq K \cdot BW_{signal} + f_{corner} \quad (2-11)$$

为了对噪声和失调有较好的抑制作用，并确定斩波前后的输入信号不发生混叠，斩波器所需的采样频率 f_{chop} 需根据式 (2-11) 来确定，K 值一般大于等于 2^[37]。但斩波技术的高频噪声和失调会在运放输出端产生高频纹波，纹波的抑制可采用纹波抑制回路来完成。此外，为避免斩波频率对电路信号相位的影响，本文将斩波器的设计放在运放内部。




图 2-11 斩波技术原理图

2.4 Sigma-delta ADC 基本原理

Sigma-Delta 模数转换器电路是由前级的模拟 Σ - Δ 调制器和后级的数字抽取滤波器两个模块构成的。模拟调制器作为 ADC 的核心，其精度决定了转换器的性能水平^[38]。为提高输出信号的精度， Σ - Δ 调制器通常会运用过采样和噪声整形两大技术；而后级数字抽取滤波器用来实现降采样以及滤除高频噪声，使数字输出信号频率在奈奎斯特（Nyquist）频率下。

2.4.1 过采样技术及噪声整形技术

1) 过采样技术

过采样技术是指采样频率远大于奈奎斯特频率，而奈奎斯特频率一般为信号带宽 f_b 的两倍，即 $f_s \gg 2f_b$ 。其过采样率 OSR 为：

$$OSR = \frac{f_s}{2f_b} \quad (2-12)$$

在该采样频率下双边带量化噪声谱密度为：

$$S_e(f) = \frac{\delta^2(e)}{f_s} = \frac{LSB^2}{12f_s} = \frac{LSB^2}{24f_b \cdot OSR} \quad (2-13)$$

信号带宽内总量化噪声能量为：

$$P_n = \int_{-f_b}^{f_b} S_e(f) df = \int_{-f_b}^{f_b} \frac{LSB^2}{12f_s} df = \frac{LSB^2}{12OSR} \quad (2-14)$$

此过采样频率下模数转换器的最大信噪比为：

$$SNR_{\max} = 10\lg\left(\frac{P_s}{P_n}\right) = 10\lg(1.5 \times 2^{2N} \times OSR) = 1.76 + 6.02N + 10\lg OSR \quad (2-15)$$

最大有效位数为：

$$ENOB = \frac{SNR_{\max} - 1.76}{6.02} = N + \frac{10\lg OSR}{6.02} \quad (2-16)$$

上两式中， N 表示为量化位数。式中表明过采样技术可通过增加 OSR 和量化位数，进一步增大转换器的采样频率，降低量化噪声密度，从而增加了调制器的信噪比，模数转换器的有效位数增多^[39]。

2) 噪声整形技术

噪声整形技术的基本原理是基于噪声传递函数（NTF），降低信号带宽范围内的量化噪声，从而提高模数转换器的信噪比。根据图 2-12 中的调制器结构进行分析，该结构调制器的输出为：

$$Y(z) = STF \times X(z) + NTF \times E(z) \quad (2-17)$$

若设 $H(z)$ 是调制器传递函数，其信号传递函数（STF）为：

$$STF = \frac{H(z)}{1 + H(z)} \quad (2-18)$$

噪声传递函数（NTF）为：

$$NTF = \frac{1}{1 + H(z)} \quad (2-19)$$




图 2-12 Sigma-Delta 调制器结构框图

若为一阶调制器， $H(z)$ 为：

$$H(z) = \frac{1}{z-1} \quad (2-20)$$

则其 STF 函数为：

$$|STF| = |z^{-1}| = \left| e^{\frac{j2\pi f}{f_s}} \right| \quad (2-21)$$

则其 NTF 函数为：

$$|NTF| = |1 - z^{-1}| = \left| 1 - e^{\frac{j2\pi f}{f_s}} \right| = \left| 1 - \cos(2\pi \frac{f}{f_s}) + j \sin(2\pi \frac{f}{f_s}) \right| = \left| 2 \sin(\pi \frac{f}{f_s}) \right| \quad (2-22)$$

式中的 f 表示为输入信号频率， f_s 为过采样频率。由于同时使用了过采样技术使采样频率 f_s 远大于输入信号频率，信号在频宽内传输损耗可忽略，即噪声传递函数幅值趋于 0，从而实现噪声整形。因此输出信号中的噪声能量可表示成：

$$P_n = \int_{-f_b}^{f_b} S_e(f) |NTF|^2 df = \int_{-f_b}^{f_b} \frac{LSB^2}{12 f_s} \left| 2 \sin(\pi \frac{f}{f_s}) \right|^2 df = \frac{LSB^2 \pi^2}{36 OSR^3} \quad (2-23)$$

将其代入式（2-15），一阶的 Σ - Δ 调制器最大信噪比可表示成：

$$SNR_{\max} = 10 \lg \left(\frac{P_s}{P_n} \right) = 10 \lg \left(\frac{9 \times 2^{2N} \times OSR^3}{2\pi^2} \right) = 6.02N + 30 \lg OSR - 3.41 \quad (2-24)$$

同理类推， L 阶的 Σ - Δ 调制器最大信噪比：

$$\begin{aligned}
 SNR_{\max} &= 10\lg\left(\frac{P_s}{P_n}\right) = 10\lg\left(\frac{3 \times 2^{2N} \times (2L+1) \times OSR^3}{2\pi^{2L}}\right) \\
 &= 6.02N + (2L+1) \times 10\lg OSR + 1.76 + 10\lg(2L+1) - 9.94L
 \end{aligned} \quad (2-25)$$

式 2-25 结果表明，阶数 L 增加，量化噪声在信号频带内的衰减效果增强，整形效果更佳，其输出信号信噪比也越大^[39,40]。




图 2-13 量化噪声分布

双采样技术过采样及噪声整形后频带内输入信号与噪声的变化如图 2-13 所示，形象的说明了过采样技术叠加噪声整形技术对信号频带内的量化噪声起到了有效的抑制作用。

2.4.2 抽取滤波器的基本原理

前级调制器的双采样技术导致信号输出频率过高，因此后级采用抽取滤波器降低其采样频率，使其输出频率降到奈奎斯特频率。下面简要的介绍抽取原理，当抽取率为 M 时，则输入信号为：

$$x[n] = x_m(nT) \quad (2-26)$$

输入信号是周期性采样连续信号 $x_m(t)$ ，采样周期为 T ，对其进行离散时间傅里叶变化（DTFT）得：

$$X(e^{j\omega}) = \frac{1}{T} \sum_{k=-\infty}^{\infty} X_m \left[j \left(\frac{\omega}{T} - \frac{2\pi k}{T} \right) \right] \quad (2-27)$$

经过 M 倍抽取后，频率降到原来的 $1/M$ 倍，其输出信号为：

$$y[n] = x[nM] = x_m(nT) \quad (2-28)$$

其输出信号的 DTFT 为：

$$Y(e^{j\omega}) = \frac{1}{MT} \sum_{r=-\infty}^{\infty} V_m \left[j \left(\frac{\omega}{MT} - \frac{2\pi r}{MT} \right) \right] \quad (2-29)$$

令 $r = i + kM$ ($-\infty < k < \infty, 0 \leq i \leq M-1$)，则输出信号与输入信号的频谱关系为：

$$Y(e^{j\omega}) = \frac{1}{M} \sum_{i=0}^{M-1} X(e^{j(\omega/M - 2\pi i/M)}) \quad (2-30)$$

从频域上看，输入信号频谱每隔 $2\pi/M$ 移位并实现叠加，再扩展 M 倍得到了输出信号频谱，其为 $2\pi/M$ 的周期信号。

抽取滤波器通常采用有限脉冲长度（Finite Impulse Response, FIR）的滤波器设计，图 2-14 为典型的 FIR 滤波器结构。FIR 滤波器只有一个零极点，结构简单，性能稳定，易于实现线性相位^[41-43]，从而减低了数字抽取滤波器的设计复杂度，减小硬件电路面积和功耗，并具有良好的可延展性^[44]。




图 2-14 FIR 滤波器基本结构

抽取滤波器根据级联方式主要分为单级、多级两种形式，单级滤波器包含一个抽取器和一个滤波器，其基本结构如图 2-15 a) 所示。滤波器和抽取器的位置可互换，其效果是等价的^[45]，因此通常采用先抽取后滤波的结构来降低计算量和硬件损耗。本课题由于前级调制器过采样率较大，采用多级结构如图 2-15 b) 所示，其整体抽取因子为：

$$M = M_1 \times M_2 \times \cdots \times M_n \quad (2-31)$$

滤波器系统函数 $H(z)$ 为:

$$H(z) = H_1(z) \times H_2(z^{M_1}) \times \cdots \times H_n(z^{M_{n-1}}) \quad (2-32)$$

同时还采用了多相分解技术来优化设计, 降低硬件消耗^[46]。




图 2-15 抽取滤波器的两种形式: a) 单级, b) 多级级联

2.5 本章小结

本章通过对隧穿式磁阻传感器的结构及工作原理研究分析后, 确定其接口电路 ASIC 芯片的系统结构。首先, 分析了仪表放大器的基本原理及电路的噪声与失调, 然后比较了不同拓扑结构的 IA 的优缺点, 以及抑制电路噪声和失调的多种技术, 从而确定运用电流反馈型结构的仪表放大器, 并选用斩波稳定技术抑制噪声和失调。最后分析了 Σ - Δ 模数转换电路中前级调制器的基本原理, 并分析了后级数字滤波器的信号抽取与滤波的工作原理, 以及介绍了数字滤波器的各种结构形式。具体电路的设计与实现会在后续章节进行阐述。

第3章 仪表放大器电路结构设计及仿真

3.1 引言

仪表放大器作为接口电路前级检测电路的第一部分，其主要作用是检测到 TMR 传感器的微弱模拟信号输出，并实现一定程度的放大。上一章已详细介绍了电路中噪声和失调的来源及其抑制手段，并对比了各种拓扑结构的仪表放大器的优缺点。本章将进行仪表放大器的晶体管级电路设计，详细阐述整体电路结构及其各个模块，并给出相应的仿真结果。

3.2 仪表放大器的整体结构

TMR 传感器接口电路中的仪表放大器应该满足低噪声、低失调等要求，且传感器的输出信号是连续的，故合理选取高输入阻抗的电流反馈型结构仪表放大器，并采用 2.3.3 节详细介绍的电路噪声和失调抑制手段中的斩波技术，来消除噪声和失调对电路的影响。但斩波技术引入了运放输出端的高频纹波，若采用传统的低通滤波器，对其设计要求较高，电路复杂并且面积较大。所以，本文需要设计抑制高频纹波的纹波抑制电路。图 3-1 为 CFIA 的整体结构电路示意图，电路中的运放设计为全差分三级米勒补偿结构以消除偶次谐波失真，斩波器加在第一级运放的输入端和输出端来消除电路的闪烁噪声和失调。




图 3-1 仪表放大器的整体结构

3.3.1 第一级跨导运算放大器设计

$$A_{v1} \geq 20 \log_{10} \frac{10 \text{ kHz}}{10 \text{ mHz}} = 120 \text{ dB} \quad (3-1)$$
[illegible]

电路中电流镜所产生的热噪声可用串联电阻的方法来抑制。当无串联电阻时, 一个尾电流源的等效输出噪声电流密度为:

$$I_{n.out}^2 = G_m^2 \cdot V_n^2 = 4kT\gamma \cdot g_m \quad (3-2)$$

当串联电阻后，尾电流源的等效输出噪声电流密度为：

$$I_{n,out}^2 = G_m^2 \cdot V_n^2 = 4kT\gamma \cdot \frac{g_m}{(1 + g_m R_s)^2} \quad (3-3)$$

显然，当在尾电流源串联电阻 R 后，将等效输出噪声减小为原来的 $(1 + g_m R_s)^2$ 倍。

图 3-2 中的电阻 R_1 、 R_2 就是用来抑制第一级 OTA 中尾电流源产生的噪声。

图 3-2 中的增益辅助运放（Gain booster） G_{Bn} 和 G_{Bp} 是为了提高运放增益，其原理如图 3-3 所示。




图 3-3 增益自举基本原理




图 3-4 增益辅助运放电路图

该电路的输出阻抗为:

$$I_X = (-A_1 R_s - R_s) g_m I_X + \frac{V_X - R_s I_X}{R_o} \quad (3-4)$$

$$R_{out} = R_o + (A_1 + 1) g_m R_s R_o + R_s \quad (3-5)$$

若不加运放 A_1 , 则其等效输出阻抗为:

$$R_{out, nogain} = R_o + g_m R_s R_o + R_s \quad (3-6)$$

运放 A_1 的增益较大, 输出端的等效阻抗增加了 $A_1 g_m R_s R_o$, 直流增益也增加了 A_1 倍, 但并不影响电路本身的带宽和增益带宽积。此外, 为了避免增益辅助运放引入的极点影响主运放的输出, 增益辅助运放的单位增益带宽应该要求在增益自举后主运放的-3dB 带宽与其次极点的范围内^[47]。图 3-4 表示为增益辅助运放 G_{Bn} 和 G_{Bp} 具体电路结构, 为抑制辅助运放中的噪声和失调, 在其输出端低阻节点也采用斩波技术, 将辅助运放中的噪声和失调调制到高频。

3.3.2 第二、三级跨导运算放大器设计

图 3-1 中的 G_{m3} 、 G_{m4} 以及米勒补偿电容均设计在中间级与输出级整体运放内, 该运放具体电路结构已在图 3-5 说明, 分为中间级、偏置、输出级以及共模反馈四部分。为提高 CFIA 的线性度, 仪表放大器采用三级运放级联的结构来得到较高的增益。因而中间级运放也需要较高的增益, 故仍采用了折叠共源共栅结构。输出级的增益无需太高, 但需要有足够大的电流驱动能力来驱动后续电路, 所以输出级运用 ClassAB 结构, 其还可实现轨到轨输出摆幅。但需要采用线性跨导环偏置结构来实现 AB 类输出。

电路中包含 4 组线性跨导环, 以其中一组为例来分析, 电路中的四个晶体管 M_{20} 、 M_{21} 与 M_7 、 M_{28} 的栅源电压之和相等:

$$V_{GS20} + V_{GS21} = V_{GS7} + V_{GS28} \quad (3-7)$$

$$\sqrt{I_{DS20}} \left(\frac{1}{\sqrt{\left(\frac{W}{L}\right)_{20}}} + \frac{1}{\sqrt{\left(\frac{W}{L}\right)_{21}}} \right) = \sqrt{\frac{I_{DS7}}{\left(\frac{W}{L}\right)_7}} + \sqrt{\frac{I_{DS28}}{\left(\frac{W}{L}\right)_{28}}} \quad (3-8)$$

在设计时保证同一支路上的晶体管 M_{25} 、 M_{26} 宽长比相同, 并满足 $I_{DS7} = I_{DS20}$, $W/L_7 = 2(W/L_{20})$, 则可得如下关系:

$$\frac{I_{DS28}}{I_{DS20}} = \frac{W/L_{28}}{W/L_{20}} \left(2 - \frac{1}{\sqrt{2}} \right)^2 \quad (3-9)$$

因此，只需合理的设置 M20、M28 晶体管宽长比，即可在输出级得到所需的静态输出电流。




图 3-5 中间级与输出级的电路图

3.3.3 斩波器设计

斩波器是由时钟控制的四个开关构成的^[48]，其结构如图 3-6 所示。斩波器的调制原理是由反相的不交叠时钟 clk 与 $\sim\text{clk}$ 各控制两个开关，在时钟 clk 处于高电平， $\sim\text{clk}$ 为低电平，开关 sw1、sw4 闭合，sw2、sw3 断开，此时斩波器的输出可以表示为 $V_{out+}=V_{in+}$ ， $V_{out-}=V_{in-}$ ；当 clk 为低电平， $\sim\text{clk}$ 为高电平，此时开关 sw1、sw4 断开，sw2、sw3 闭合，斩波器的输出为 $V_{out+}=V_{in-}$ ， $V_{out-}=V_{in+}$ 。




图 3-6 斩波器结构




图 3-7 开关结构

在本文设计中，斩波开关均设计在运放输出端的低阻点处，这在避免相移的同时还可简化斩波开关结构。而且由于斩波频率相对较低，对开关的导通电阻要求不

太严，只需导通电阻尽量小即可，对整体电路性能几乎没有影响

斩波器中的开关结构如图 3-7 所示，为六管的开关结构。图中外围四管为虚拟开关结构，M2、M5 为互补型开关结构，该结构可以忽略电荷注入和时钟馈通效应对开关电路的影响。同时，该结构可以通过改变传输管 M2、M5 晶体管的宽长比来降低开关的导通电阻，其阻值为：

$$\begin{aligned}
 R_{on} &= R_{on,2} \parallel R_{on,5} \\
 &= \frac{1}{\mu_n C_{ox} \left(\frac{W}{L} \right)_2 (V_{DD} - V_{in} - V_{THN})} \parallel \frac{1}{\mu_p C_{ox} \left(\frac{W}{L} \right)_5 (V_{in} - |V_{THP}|)} \\
 &= \frac{1}{\mu_n C_{ox} \left(\frac{W}{L} \right)_2 (V_{DD} - V_{THN}) - \left[\mu_n C_{ox} \left(\frac{W}{L} \right)_2 - \mu_p C_{ox} \left(\frac{W}{L} \right)_5 \right] - \mu_p C_{ox} \left(\frac{W}{L} \right)_5 |V_{THP}|}
 \end{aligned} \quad (3-10)$$

3.3.4 纹波抑制回路设计

图 3-8 为本文采用的纹波抑制电路的整体结构。第一级跨导运放输入端的噪声和失调电压经过三级级联运放后在电路输出端产生了一定的高频纹波，纹波幅值较大，从而需要纹波抑制回路将输出纹波反馈回前级实现抑制。




图 3-8 纹波抑制回路整体结构

纹波信号电流经过中间级和输出级 OTA 后，形成电流 I_D ：

$$K = \frac{I_D}{I_C} = \frac{C_3}{C_1} \quad (3-11)$$

由于 I_E 与 I_B 的比值于之相同，因而：

$$K = \frac{I_E}{I_B} = \frac{C_3}{C_1} \quad (3-12)$$

斩波器 CH4 的等效阻抗可表示成:

$$Z_{sc3} = \frac{1}{f_{ch1} \cdot C_3} \quad (3-13)$$

则 E 点电压值 V_E :

$$V_E = I_E Z_{sc3} + (V_o - V_E) s C_{int} Z_{sc3} \quad (3-14)$$

若设 G_{m5} 的增益是 A_{05} (远大于 1), 则回路传输函数为:

$$L(s) = \frac{C_3}{C_1} \cdot \frac{A_{05} Z_{sc3}}{1 + s Z_{sc3} A_{05} C_{int}} \cdot G_{m6} \quad (3-15)$$

则抑制回路反馈后的传递函数为:

$$\frac{I_B}{I_A} = \frac{1}{1 + L(s)} = \frac{1 + s Z_{sc3} A_{05} C_{int}}{s Z_{sc3} A_{05} C_{int} + \frac{C_3 Z_{sc3} A_{05} G_{m6}}{C_1}} \quad (3-16)$$

显然, 该抑制电路可以将原有的纹波降低 $1/L(0)$ 倍, 且其抑制效果与 A_{05} 有关。当 $L(s)=1$ 时得到:

$$L(s) = \frac{C_3}{C_1} \cdot \frac{A_{05} Z_{sc3}}{1 + 2\pi f \cdot Z_{sc3} A_{05} C_{int}} \cdot G_{m6} = 1 \quad (3-17)$$

$$GBW_{RRL} = \frac{G_{m6} C_3}{2\pi C_1 C_{int}} \quad (3-18)$$

纹波抑制回路的增益带宽积 (GBW_{RRL}) 在设计时应尽量较小, 确保只有高频纹波通过纹波抑制回路。电路中跨导运算放大器 G_{m6} 的设计与输入级 OTA 相类似, 也需增益辅助运放来提高增益, 从而可以达到更好的抑制效果。

3.4 仪表放大器电路仿真

本章前几节已完成了低噪声低失调电流反馈型仪表放大器各模块的分析和设计, 本节主要是对 CFIA 主要模块和整体性能的仿真。

3.4.1 等效输入噪声仿真

图 3-9 显示的是仪表放大器在斩波前后等效输入噪声密度仿真结果。图 3-9 中红线为斩波前仪表放大器的等效输入噪声密度, 图中可知斩波前仪表放大器的热噪声约为 $1647 \text{ nV}/\sqrt{\text{Hz}}$, 转角频率大约在 14.41 kHz 左右; 图 3-9 中蓝线表示为斩波技术后的仪表放大器的等效输入噪声密度曲线, 斩波后的热噪声略微减小到

了 $11.72 \text{ nV}/\sqrt{\text{Hz}}$ ，转角频率降到为 11.62 mHz 左右。




图 3-9 斩波前后的等效输入噪声密度

3.4.2 带宽和开环增益仿真

图 3-10 是仪表放大器开环交流仿真得到的幅频特性和相频特性，红线表示的是幅频特性曲线，蓝线表示的是相频特性曲线。由该可得曲线，运放的直流增益约为 252 dB ，当放大器的闭环增益在 50 倍时，运放的带宽大于 100 kHz ，相位裕度满足相应的要求。




图 3-10 幅频特性和相频特性仿真

3.4.3 高频纹波抑制仿真

图 3-11 显示的为输出端高频纹波的瞬态仿真结果。图 a) 表示未加输入信号，只引入一个直流输入的 10 mV 失调电压，失调导致其产生了 600 mV 的高频纹波，但在一段时间后，失调电压被抑制在了 50.16 μ V 左右。图 b) 中输入端连接了 1 V 的正弦信号，同样存在 10 mV 的失调电压，失调产生的高频纹波在极短的时间内被抑制消除，从而可见纹波抑制回路对抑制高频纹波具有显著效果。





图 3-11 纹波抑制效果仿真

3.5 本章小结

本章首先基于课题的设计要求，选取了合适的仪表放大器的结构。然后进行仪表放大器的晶体管级电路设计，将整体电路分为输入级跨导运算放大器、中间级与输出级跨导运算放大器、斩波器以及纹波抑制回路四个模块，分别对四个模块进行详细的分析和电路设计。最后对仪表放大器的部分模块和整体电路完成仿真，仿真结果表明，仪表放大器的等效输入噪声密度达到了 $11.72 \text{ nV}/\sqrt{\text{Hz}}$ ，闪烁噪声的转角频率可实现到 11.62 mHz 左右。当闭环增益为 34 dB 时，运放的带宽和相位裕度都满足相应的要求，并能有效的抑制高频纹波。

第 4 章 数字滤波器的结构设计及仿真

4.1 引言

本章主要是基于单环一位量化的 4 阶 CIFI 前级调制器，设计其后级数字抽取滤波器。首先确定滤波器电路的整体结构，然后分析各级滤波器的原理，并进行系统级仿真和 RTL 级电路设计和优化。最终对整体电路结构进行仿真。

4.2 数字滤波器结构及系统级设计

前级调制器为了保证输出精度，过采样率高达 256，因此本课题采用三级级联结构抽取滤波器来实现降采样，其结构框图如图 4-1 所示。第一级采用级联梳状积分（CIC）滤波器完成高倍率抽取，该滤波器结构简单，速度快，功耗小适合在高频下完成高达 64 倍率的抽取，但其阻带衰减大，导致通带带宽很窄^[49]。以此，第二级采用了 CIC 补偿滤波器来补偿前一级 CIC 引起的通带下降，确保信号频带在该级变为平坦化，同时还实现了 2 倍抽取^[50,51]。第三级用传统的低通滤波器，减小过渡带，抑制通带纹波，并同时完成 2 倍的抽取。




图 4-1 Σ - Δ ADC 数字滤波器整体结构

4.2.1 第一级 CIC 滤波器系统级设计

CIC 是一类较为独特的 FIR 滤波器，具有线性相位的特点。其系数全为 1，只需进行加法运算，无需额外的系数存储和乘法运算电路，因此，该滤波器设计相对简单、功耗和面积较小，适合作为第一级实现高倍率降采样。

单级 CIC 的冲激响应为：

$$h[n] = \begin{cases} 1 & 0 \leq n \leq D-1 \\ 0 & \text{其他} \end{cases} \quad (4-1)$$

其系统函数为：

$$H(z) = \sum_{n=0}^{M-1} z^{-n} = \frac{1-z^{-M}}{1-z^{-1}} \quad (4-2)$$

M 表示一级 CIC 的长度, L 为 CIC 滤波器的级数。因而多级级联结构的 CIC 的 $H(z)$ 为式 (4-2) 的 L 次幂。其频响函数和幅值函数为:

$$20\log_{10}|H(\omega)| = 20\log_{10}\left|\left(\frac{1-z^{-M}}{1-z^{-1}}\right)^L\right|_{z=e^{j\omega}} = L \times 20\log_{10}\left|\frac{\sin(M\omega/2)}{\sin(\omega/2)}\right| \quad (4-3)$$

$$|H(\omega)| = \left|\frac{\sin(M\omega/2)}{\sin(\omega/2)}\right|^L \quad (4-4)$$

由上式可得, CIC 频响主要影响因素为级数 L。若抽取因子一致, 多级 CIC 的降采样效果优于单级 CIC, 如图 4-2, 单级的归一化频响为红线, 蓝线为多级 CIC 归一化频响。基于前级调制器的阶数 L 为 4, 为有效衰减调制器输出信号中的噪声, 本课题选用 5 阶 CIC 滤波器, 抽取因子为 64, 输出位数为 26 位, 则第一级 CIC 滤波器输出频率响应如图 4-3。




图 4-2 CIC 单级和多级的归一化频响




图 4-3 第一级 CIC 滤波器归一化频响

4.2.2 第二级 CIC 补偿滤波器系统级设计

第二级补偿滤波器主要是为了平坦化信号通带。由图 4-3CIC 滤波器的频响特性曲线可知，第一级的衰减十分显著，本小节利用传统的 FIR 滤波器设计通带的幅值函数与式（3-4）呈倒数关系的补偿滤波器，消除了 CIC 产生的通带衰减，并一定程度的减少过渡带带宽。

$$|H_{\text{cmp}}(\omega)| = \left| \frac{\sin(M\omega/2)}{\sin(\omega/2)} \right|^{-L} = \left| \frac{(\omega/2)^L}{\sin^L(M\omega/2)} \right| \quad (4-5)$$

因而，补偿滤波器的设计弥补了第一级 CIC 带来的误差，确保了滤波器输出通带的稳定和输出信号的精度，同时还实现了 2 倍率的降采样。图 4-4 表示为第二级 CIC 补偿滤波器的幅度特性，其通带幅度有微小的上升用来补偿第一级产生的幅度下降如图 4-5。




图 4-4 第二级 CIC 补偿滤波器幅频特性




图 4-5 第二级 CIC 补偿滤波器通带幅度曲线

4.2.3 第三级 FIR 低通滤波器系统级设计

第三级 FIR 低通滤波器再次进行 2 倍率的降采样来抑制高频噪声，使滤波器输出信号在奈奎斯特频率下输出。相对于半带滤波器在带宽较小的情况下过渡带较宽，FIR 低通滤波器以硬件消耗为代价换来可自由调节过渡带，从而更有效的衰减高频噪声。

因此，设计该级滤波器主要是将过渡带做到相应较窄的范围内，同时还需抑制通带纹波。由于已经过了前两级抽取滤波器的作用，对高频噪声抑制要求较为宽松。图 4-6 给出了第三级 FIR 低通滤波器的幅频特性，图 4-7 为放大后的通带纹波。




图 4-6 第三级 FIR 低通滤波器幅频特性




图 4-7 第三级 FIR 低通滤波器通带幅度纹波

4.2.4 数字滤波器整体系统级仿真

为对整体数字抽取滤波器进行系统级仿真，需加入一个激励信号来模拟前级调制器的输出，并作为滤波器的输入信号。该信号由 MATLAB 的 SDtool 工具箱生成。基于前级 4 阶调制器，且其过采样率 OSR 为 256，假设采样频率为 2048 kHz，模拟生成该性能指标下调制器的 1 位码流输出，来实现后级滤波器的系统级仿真。

图 4-8 所示的是激励信号的 PSD 和三级级联滤波器的各级输出信号的 PSD。




图 4-8 激励信号和各级滤波器输出信号 PSD

由图 4-8 可知，每一级的噪声都得到了很好的抑制，信号经过抽取滤波后并未发生混叠现象，且其信噪比（SNR）相对于激励信号有了略微的提升。

4.3 数字滤波器电路设计

基于上节对 Sigma-Delta ADC 后级数字抽取滤波器整体结构的确定和各级滤

滤波器的系统级仿真，本节运用 Verilog 语言完成各个模块的电路级设计和优化。

4.3.1 CIC 滤波器电路级设计

本课题采用 5 阶的 CIC 使得前级 4 阶调制器的噪声得到有效的衰减。图 4-9 为 CIC 滤波器的电路结构，包含抽取器、五个积分器和差分器。该结构采用了流水线处理方式提高了工作效率，同时只有积分部分处于高频段工作，减少了电路硬件消耗。但每一级需累加运算，因此对内部寄存器数据位数的要求应满足式(4-6)。

$$B_{\max} = L \cdot \log_2 M + B_{in} - 1 \quad (4-6)$$

其中 L 为 CIC 阶数，M 表示抽取因子， B_{in} 为输入信号位数。对于本课题的要求，CIC 的输入为 1 位二进制信号，输出为 26 位二进制信号，因此内部寄存器的位数应该设为 31 位，输出的 26 位信号取寄存器的高 26 位数据。




图 4-9 CIC 滤波器结构

4.3.2 CIC 补偿和 FIR 低通滤波器电路级设计

第二级 CIC 补偿滤波器和第三级低通滤波器都是基于多相分解技术设计的两相对称结构如图 4-10，该结构大幅度减小了乘法器的个数。此外，将抽取和滤波的顺序调换，实现先抽取后滤波，其进一步降低了运算量。因此该结构的工作速度大大加快，同时还减小了硬件面积和功耗。CIC 滤波器的输出信号为 26 位，但后两级的输出信号均是 24 位，因此在运算中将后两位舍弃，减小一定的运算误差。

此外，FIR 滤波器系数实际上是确定的无限长小数，本课题在对滤波器进行 RTL 级设计时将用 CSD (Canonical Signed Digit) 编码方式来表示系数。二进制编码中若出现连续两个 1，则转化为 10-1 的 CSD 码，因此 CSD 码只有 1、0、-1 三个数字，这种编码方式导致编码中非零个数最小，且相邻两位中一定有零。以 $K \times 11101011$ 为例，式 (4-7) 表明该编码方式可实现将复杂的乘法运算转换为简单的移位和加减运算，进一步减小了电路面积和功耗。

$$\begin{aligned}
 K \times 11100111 &= K \times (2^0 + 2^1 + 2^2 + 2^5 + 2^6 + 2^7) \\
 &\parallel \\
 K \times 100\bar{1}0100\bar{1} &= K \times (-2^0 + 2^3 - 2^5 + 2^8)
 \end{aligned}
 \tag{4-7}$$




图 4-10 两相分解 FIR 滤波器结构图

4.3.3 时钟分频模块电路级设计

本课题的数字滤波器分为三级，每一级都实现降采样，因此在主时钟下需分频产生三个分频时钟分别控制每一级滤波器进行采样。第一级 CIC 滤波器完成了 64 倍降采样，因此控制该级的分频时钟 `clk_div` 为 `clk` 的 64 分频。同理，第二级和第三级均是两倍降采样，后两级的采样时钟 `clk_div2` 和 `clk_div4` 分别是第一级分频时钟 `clk_div` 的二分频与四分频。该分频电路的仿真结果如图 4-11。




图 4-11 分频时钟电路仿真

4.4 数字滤波器整体仿真及后端实现

4.4.1 数字滤波器的 RTL 级仿真

本小节完成了数字滤波器 RTL 级设计的仿真，将仿真得到的各级滤波器输出导出，并通过 MATLAB 计算绘制各级输出的 PSD。图 4-12 为数字信号处理模块各级滤波器的输出波形仿真结果。在信号采样频率为 2048 kHz，带宽为 4 kHz 下各级滤波器输出的 PSD 如图 4-13 所示。







图 4-12 各级滤波器输出波形图



a) CIC 滤波器输出 PSD



b) CIC 补偿滤波器输出 PSD



c) 低通滤波器输出 PSD

图 4-13 后级数字滤波器输出信号的功率谱密度仿真图

由图 4-13 c) 可得, 数字滤波器输出信号的 SNR 为 126.2 dB, 有效位数(ENOB) 约为 20.7 bit, 相较于理想激励信号有略微的增加, 而且数字信号处理模块的噪声和信号混叠对电路输出的影响可忽略。

4.4.2 数字滤波器的逻辑综合及版图生成

本小节主要是完成抽取滤波器的后端设计。将滤波器的 Verilog HDL 硬件描述语言基于 Synopsys 公司的 DC (Design Compiler) 软件进行逻辑综合, 先转化成网表, 然后映射到对应的工艺库上, 最后添加时序、面积等约束优化成门级网表。

```
*****
Report : area
Design : filter_top
Version: G-2012.06-SP2
Date   : Wed Jun 10 16:47:44 2020
*****

Library(s) Used:

HDSCLINMV1_SS (File: /export/home03/iccad/thm/HDSCLINMV1_v1.3/LIB/HDSCLINMV1_SS.db)

Number of ports:      79
Number of nets:      103
Number of cells:      28
Number of combinational cells:  7
Number of sequential cells:    17
Number of macros:      0
Number of buf/inv:     0
Number of references:   10

Combinational area:    2362763.020645
Buf/Inv area:          205910.554550
Noncombinational area: 883780.344940
Net Interconnect area: undefined (Wire load has zero net area)

Total cell area:       3246543.365585
Total area:            undefined
1
```

Power Group	Internal Power	Switching Power	Leakage Power	Total Power (%)	Attrs	Cell Count
io_pad	0.0000	0.0000	0.0000	0.0000 (0.00%)		0
memory	0.0000	0.0000	0.0000	0.0000 (0.00%)		0
black_box	0.0000	0.0000	0.0000	0.0000 (0.00%)		0
clock_network	0.0000	0.0000	0.0000	0.0000 (0.00%)		0
register	2.6230	0.1150	3.0969	2.7410 (57.56%)		185
sequential	1.4738	0.0000	43.2403	1.5171 (31.86%)		2664
combinational	0.1777	0.1546	171.4630	0.5038 (10.58%)		11419
Total	4.2745 mW	0.2696 mW	217.8003 uW	4.7619 mW		
1						

图 4-14 DC 综合面积功耗报告




图 4-15 Σ - Δ ADC 数字信号处理电路版图

本课题数字抽取滤波器是基于 $0.35\mu\text{m}$ -5V 标准 CMOS 工艺库，约束电路时钟频率为 10 MHz，运用 DC 进行逻辑综合，综合显示的面积和功耗报告如图 4-14。电路面积为 3246533 units，功耗为 4.8 mW 左右。

版图生成是基于 Cadence 公司的 Encounter 软件将综合后的门级网表转换为物理电路的过程。该过程主要包括芯片面积确定、电源环（Power Planing）设计、布局布线、时钟数生成与综合（Clock Tree Synthesis, CTS）等阶段，最终满足电路版图的建立时间（Setup Timing）和保持时间（Hold Timing）要求。

本课题基于 $0.35\mu\text{m}$ -5V 标准 CMOS 工艺库完成了电路的布局布线，生成版图如图 4-15 所示，版图面积为 $2.4\times 2.4\text{ mm}^2$ 。将版图生成的网表文件和反标的标准时延（SDF）文件进行电路版图后仿，仿真波形图如图 4-16，其输出 PSD 为图 4-17。




图 4-16 版图后仿各级滤波器输出波形图




图 4-17 版图后仿抽取滤波器输出 PSD

4.5 本章小结

本章首先确定 Sigma-Delta ADC 后级数字信号处理电路的整体结构，主要为

CIC、CIC 补偿以及传统低通滤波器三级级联结构。然后对各级滤波器进行系统级设计, 并使用 MATLAB 中 SDtoolbox 产生仿真激励信号模拟调制器的输出, 实现后级信号处理电路的系统级设计与仿真。完成数字抽取滤波器各级滤波器、时钟分频模块等电路的 RTL 级设计和优化。最后采用 Design Compiler 与 Encounter 软件完成了 Σ - Δ ADC 后级数字信号电路的逻辑综合和版图设计, 生成的版图面积为 $2.4 \times 2.4 \text{ mm}^2$ 。并对整体模块进行 RTL 级仿真和版图后仿。仿真结果表明, 抽取滤波器的输出信号为 24 位时, 其信噪比为相较于理想调制器激励信号有较小的增加。

第 5 章 TMR 传感器温度补偿原理及电路设计

5.1 引言

隧穿式磁阻传感器的温度漂移在接口电路设计中不可忽略，需加入温漂抑制和补偿电路以实现接口电路的精确输出。本章首先对隧穿式磁阻敏感结构的输出随温度变化的特性进行了研究分析，然后分析了 TMR 传感器的零位、灵敏度与温度之间的曲线特性，确定采用集成化的数字温度补偿方法，实现接口 ASIC 芯片输出的实时温漂补偿。

5.2 隧穿式磁阻传感器温度特性

隧穿式磁阻的多层膜结构如图 2-1，当温度增加时，两铁磁层的矫顽力差值减小，两电极磁矩平行排列，极化电子增强自旋运动，同时中间的势垒层基于温度增加产生有磁激元，从而隧穿式磁阻阻率降低。因此，隧穿式磁阻的温度特性表现为负温度系数变化^[52,53]。隧穿式磁阻传感器敏感结构如图 2-3 的差分输出的惠斯通电桥， $R1$ 、 $R3$ 与 $R2$ 、 $R4$ 为两组除了磁敏感方向相反，其余性能一致的电阻。在外加磁场发生改变后，电阻的阻值也发生 ΔR 的变化，由温度引起的阻值变化量为 ΔR_T ，同时磁场引起的阻值变化量 ΔR 在温度影响下变为 $\Delta R_r + \Delta R$ ，则温度影响下 TMR 磁阻传感器的输出为：

$$V_{out} = V_{CC} \left[\frac{R + (\Delta R + \Delta R_r) + \Delta R_T}{2R + 2\Delta R_T} - \frac{R - (\Delta R + \Delta R_r) + \Delta R_T}{2R + 2\Delta R_T} \right] = V_{CC} \frac{\Delta R + \Delta R_r}{R + \Delta R_T} \quad (5-1)$$

由上式可知，TMR 传感器的温度漂移包括零位以及灵敏度温度漂移。零位温度漂移是因为工艺误差无法确保 TMR 的薄膜厚度一致，导致每个电阻的温度特性系数不同^[54]。电桥结构输入信号为零时，由于电阻失配导致在不同温度下的零位输出不同。零位温度漂移的温度系数 K_0 与温度 t 的关系表示为式(5-2)，其中 $U_N(t_0)$ 表示温度 t_0 时满量程输出电压， $U_0(t_0)$ 表示 t_0 温度下的零位温漂电压。

$$K_0 = \frac{U_0(t) - U_0(t_0)}{(t - t_0)[U_N(t_0) - U_0(t_0)]} \times 100\%FS/^\circ C \quad (5-2)$$

灵敏度温漂是由于温度变化使铁磁层中自由电子的自旋发生变化，从而引起隧穿电流改变，导致了 TMR 磁阻传感器的灵敏度会根据环境温度的改变而变化。TMR 磁阻的相对灵敏度温度系数表达为式(5-3)， $S(t_0)$ 表示为在 t_0 温度下 TMR

传感器的灵敏度。

$$TCS = \frac{1}{S(t_0)} \frac{\partial S}{\partial T} \tag{5-3}$$

基于 TMR 传感器的零位以及灵敏度随温度变化的特性曲线都是非线性的，本课题基于最小二乘法拟合多项式模型完成片上级补偿，用集成化电路对采集到的传感器输出信号、温度信号以及拟合得到的补偿参数进行运算处理，得到当前温度下的补偿后数据。该方法实时性强，可靠性好且易于集成化。

5.3 数字温度补偿模块设计及仿真

该数字温度补偿模块的整体结构如图 5-1 所示，电路包括数据接收模块、温度数据接收以补偿计算模块，寄存器模块以及 SPI 传输接口模块。该电路各个模块均用 RTL 级代码实现，电路的补偿参数由 SPI 主机实现配置，并基于其数据确定外置熔丝模块电路。接下来简要介绍几个主要模块的工作原理与设计实现。




图 5-1 温度补偿模块整体结构图

5.3.1 温度收集及补偿计算模块的设计

以零位温度补偿为例，介绍该模块的补偿方法。零位输出与温度的特性在 5.2 节中已详细阐述，为了得到更高精度的补偿结果，采用了 3 阶多项式拟合模型，其

关系式为:

$$W(T) = a \cdot T^3 + b \cdot T^2 + c \cdot T + d \quad (5-4)$$

其中 a 、 b 、 c 、 d 是补偿的系数, 通过 SPI 主机实现配置, 并根据其数值确定外置熔丝模块。但通常情况下, 补偿系数都为无限长小数, 为简化设计和减小电路面积, 采用如下 Verilog HDL 硬件描述语言来实现。

```
assign temp_data_2 = temp_data_reg_ad * temp_data_reg_ad;
assign temp_data_3 = temp_data_reg_ad * temp_data_2;
assign temp_data_3_a = reg_a * temp_data_3;
assign temp_data_2_b = reg_b * temp_data_2;
assign temp_data_1_c = reg_c * temp_data_reg_ad;

assign temp_data_3_shift = temp_data_3_a <<< shift_3;
assign temp_data_2_shift = temp_data_2_b <<< shift_2;
assign temp_data_1_shift = temp_data_1_c <<< shift_1;

assign temp_data_3_use = temp_data_3_shift[84:61];
assign temp_data_2_use = temp_data_2_shift[61:38];
assign temp_data_1_use = temp_data_1_shift[38:15];
```

5.3.2 寄存器模块设计

该模块由大量寄存器搭建的寄存器组, 每个寄存器均可用 SPI 接口电路配置。电路中还包含一个多路选择器, 选择相对应的补偿参数进行补偿运算。同时寄存器组还存储了采样到的三个方向的磁场信号和当前温度信号。寄存器组的地址单元用一个字节来表示。地址的首位作为读写使能位, 首位为 1 表示写入数据到对应地址的寄存器, 首位为 0 表示读取对应地址寄存器中的数据。每个寄存器地址单元用 7 位表示。图 5-1 中的输出端口 reg_a_to_rs_en 、输出端口 reg_a_to_rs_en 等系列输出端口是用来控制熔丝烧写, 用来固化电路所需的补偿参数。

5.3.3 SPI 接口电路设计

SPI 是串行外设接口, 是一种高速、同步的通讯总线。其作为 ASIC 芯片串行传输接口, 主要通过读写命令来控制寄存器组中的数据写入读出。将补偿参数信号通过 SPI 主机写入 ASIC 芯片, 将输出信号通过 SPI 从机反馈到主机。SPI 以主从方式工作, 一个主机可以批量控制多个从机, 主机也可以控制单个从机的片选信

号来选择控制任一从机^[55]，图 5-2 为其主从工作方式示意图。

SPI 可以基于时钟极性（CPOL）和时钟相位（CPHA）的不同选取方式分为四种不同的传输形式。本文选择 CPHA=1，CPOL=1 的模式，该模式的空闲时表现为高电平，并在 sclk 每个周期的第二个时钟沿（下降沿）数据写入 MISO 线上，sclk 每个周期的第一个时钟沿（上升沿）时读取 MOSI 线上数据。该模式下的时序如图 5-3 所示。SPI 内部还包含配置寄存器 ADCON，用来确定是上升沿还是下降沿有效，以及输出信号是最高位（MSB）还是最低位（LSB）优先输出，详见表 5-1。

表 5-1 ADCON 寄存器功能配置表

地址位	功能
Bit 7-2	Invalid
	DRDY_EDGE
Bit1	0: Data Ready when DRDY is falling(default) 1: Data Ready when DRDY is rising
	ORDER
Bit0	0: MSB First(default) 1: LSB First

本文设计的是 SPI 从机模块，该模块的 RTL 级设计主要分为读和写两个部分，在 sclk 上升沿到来时读取 spi_data_in 输入端口的信号，在下降沿时读出信号到 spi_data_out 输入端口。SPI 每次读取一条命令（16bit），前八位为读写使能信号与 7 位地址单元，后八位为所需写入或读出的数据信号。




图 5-2 SPI 主从工作方式




图 5-3 SPI 总线时序图 (CPOL=1, CPHA=1)

5.3.4 温度补偿电路仿真

本小节首先对温度补偿电路的各模块及整体模块进行 RTL 级仿真。首先仿真了 SPI 对模块进行数据写入和读取的功能，测试时写入寄存器的数据及读出寄存器的数据在下表 5-1 列出。其仿真结果如图 5-4。

表 5-2 寄存器读写测试数据表

寄存器名称	待读出数据	寄存器名称	待写入数据
x_data_ad	24'h7fffff	Shift_1_n_to_rs_en	8'hff
y_data_ad	24'h111111	reg_n_rs	16'hff00
z_data_ad	24'h000001	reg_a_to_rs_en	16'h005f
temp_data_ad	24'h7f0faf	reg_n_to_rs_en	16'hff00

最后对整体温度补偿模块仿真，为简化仿真，输入信号 x_data_ad 为 24'h001000，reg_c_rs 为 16'h0001，shift_1_rs 为 8'h01，仿真结果如图 5-5 所示。该 RTL 级电路可实现温度补偿、修正因子调制功能，并可通过 SPI 接口实现数据传输。




图 5-4 SPI 读写寄存器仿真结果




图 5-5 温度补偿功能仿真结果

5.4 数字温度补偿模块后端实现

5.4.1 温度补偿电路逻辑综合

本课题运用 DC (Design Compiler) 软件完成了片上级温度补偿电路 RTL 级代码的逻辑综合。同样基于 $0.35\mu\text{m}-5\text{V}$ 标准 CMOS 工艺库, 约束电路时钟 clk 频率为 10 MHz, SPI 传输速率 sclk 为 5 MHz。综合结果中的面积和功耗报告如图 5-6。电路面积为 2505666 units, 功耗为 21.73 mW 左右。

```
*****
Report : area
Design : top_ad
Version: G-2012.06-SP2
Date   : Tue Jun  9 13:29:43 2020
*****

Library(s) Used:

    HDSCL1NMV1_SS (File: /export/home03/iccad/thm/HDSCL1NMV1_v1.3/LIB/HDSCL1NMV1_SS.db)

Number of ports:          407
Number of nets:          21134
Number of cells:         18016
Number of combinational cells: 17166
Number of sequential cells:   848
Number of macros:         0
Number of buf/inv:       1364
Number of references:     102

Combinational area:      2199205.004532
Buf/Inv area:           99018.347420
Noncombinational area:  306461.304810
Net Interconnect area:   undefined (Wire load has zero net area)

Total cell area:        2505666.309341
Total area:             undefined
1
```

Power Group	Internal Power	Switching Power	Leakage Power	Total Power	(%)	Attrs	Count
io_pad	0.0000	0.0000	0.0000	0.0000	(0.00%)		0
memory	0.0000	0.0000	0.0000	0.0000	(0.00%)		0
black_box	0.0000	0.0000	0.0000	0.0000	(0.00%)		0
clock_network	1.2851e-03	1.1569e-02	7.2020e-02	2.4494e-02	(0.01%)		3
register	10.7482	9.2214e-02	15.7412	10.8572	(49.97%)		927
sequential	2.5135e-02	2.9201e-06	0.4591	2.5597e-02	(0.12%)		28
combinational	4.0550	6.6732	114.6019	10.8427	(49.90%)		17267
Total	14.8296 mW	6.7676 mW	120.8095 uW	21.7279 mW			
1							

图 5-6 DC 综合面积功耗报告

5.4.2 温度补偿电路版图设计

基于 DC 综合后生成的门级网表，采用 Cadence 公司的 Encounter 软件完成数字补偿模块电路的版图设计，生成的版图如图 5-7，版图面积为 $2.1 \times 2.1 \text{ mm}^2$ 。并将版图生成的 SDF 反标到电路网表进行 modelsim 后仿，结果如图 5-8。后仿结果表明，该电路满足设计所要求。




图 5-7 温度补偿模块电路版图




图 5-8 温度补偿电路版图后仿

5.5 本章小结

本章首先分析了 TMR 传感器敏感结构的温度特性，研究了隧穿式磁阻传感器的零位和灵敏度温度漂移随温度变化的特性曲线。基于最小二乘法拟合多项式补偿模型，设计并仿真了 RTL 级的片上温度补偿电路，并完成了 RTL 级代码的逻辑综合及后端综合，生成版图面积为 $2.1 \times 2.1 \text{ mm}^2$ 。RTL 级仿真和版图后仿结果表明，该模块可以实现温度补偿、刻度因子修正的功能。

结 论

本文基于对 TMR 传感器特性的分析和研究,实现了数字输出磁阻传感器接口 ASIC 芯片的设计,电路主要包括数字部分的 Sigma-Delta ADC 后级数字抽取滤波器与片上级实时温度补偿电路,以及前级模拟检测部分的低噪声低失调仪表放大器。本论文具体完成的工作内容如下:

(1) 完成了前级检测电路电流反馈型仪表放大器的设计。本论文分析了仪表放大器的工作原理,对比了其多种拓扑结构,并基于 TMR 传感器的输出特性,选取 CFIA 结构来实现高输入阻抗;研究了电路中噪声和失调的来源,为实现电路的低噪声低失调在电路中加入斩波技术;通过分析电路输出纹波的原因,设计了抑制高频纹波的纹波抑制回路,并对整体电路进行仿真。该低噪声低失调仪表放大器的等效输入噪声达到 $11.72 \text{ nV}/\sqrt{\text{Hz}}$,转角频率为 11.62 mHz ,同时纹波抑制回路有效抑制了 10 mV 以下的高频输出纹波。

(2) 完成了 Sigma-Delta ADC 后级数字抽取滤波器系统级设计仿真。根据前级调制器结构和工作原理,确定了抽取滤波器采用 CIC、CIC 补偿以及传统低通滤波器的三级级联结构。第一级 CIC 滤波器实现高倍降采样,第二级 CIC 补偿滤波器用来确保其信号通带的平坦化,第三级低通滤波器进一步减小了过渡带宽,且后两级降采样率较低,确保滤波器的输出信号频率为奈奎斯特频率。完成三级滤波器的行为级建模,并利用 SDtoolbox 进行系统级仿真。仿真结果说明后级的抽取滤波对 ADC 的输出信号无显著影响。

(3) 完成 Sigma-Delta ADC 后级数字抽取滤波器的电路设计、逻辑综合以及版图生成。使用 Verilog 语言完成滤波器各模块的电路级设计,并利用多相分解,抽取滤波置换以及系数 CSD 编码来减小整体滤波器的运算量,从而减小硬件电路面积和功耗。该滤波器的降采样率为 256,输出信号为 24 bit,逻辑综合后生成的版图面积约为 $2.4 \times 2.4 \text{ mm}^2$ 。当 $f_s = 2048 \text{ kHz}$ 时,滤波器版图后仿输出信号的信噪比较理想输入激励的 SNR 略有增加,实现了对信号抽取滤波的功能。

(4) 完成了温度补偿模块的设计与后端版图实现。本文在分析了 TMR 传感器的温度特性后,基于其零位以及灵敏度与温度的关系特性曲线,采用了最小二乘法拟合多项式模型进行补偿,实现片上集成化温度补偿方案。该电路运用 Verilog 语言设计,通过 SPI 接口传输补偿参数和输出信号,实现片上级实时温度补偿、刻度因子修正的功能。该补偿模块综合后生成的版图面积为 $2.1 \times 2.1 \text{ mm}^2$ 。

参考文献

- [1] 管志宁. 地磁场与磁力勘探[J]. 2005.
- [2] 张朝阳, 虞伟乔, 陆鹏飞. 基于远场等效磁矩的潜艇磁防护技术[J]. 舰船科学技术, 2015, 37(2):97-100.
- [3] Lenz J, Edelstein A S. Magnetic sensors and their applications[J]. IEEE Sensors Journal, 2006, 6(3):631-649.
- [4] Jr W F E, Pong P W T, Unguris J, et al. Critical challenges for picoTesla magnetic-tunnel-junction sensors[J]. Sensors & Actuators A Physical, 2009, 155(2):217-225.
- [5] Seonho S, Hak K, and Kukjin C. An Inertial-grade Laterally-driven MEMS Differential Resonant Accelerometer[C]//Proceedings of the IEEE Sensors, 2004: 654- 657.
- [6] Edelstein A E, Burnette J, Fischer G A, Cheng S F, et al. Advances in magnetometry[J]. Society of Photo-optical Instrumentation Engineers, 2008, 6963(4): 757 - 762
- [8] Binasch G, Grünberg P, Saurenbach F, et al. Enhanced Magnetoresistance in Layered Magnetic Structures with Antiferromagnetic Interlayer Exchange[J]. Physical Review B Condensed Matter, 2011, 39(7): 4828-4830.
- [9] Derek A, Stewart. New Type of Magnetic Tunnel Junction Based on Spin Filtering through a Reduced Symmetry Oxide: FeCo/MgO /FeCo[J]. Nano Lett, 2014, 10(10): 263-267.
- [9] Edelstein A S, Burnette J E, Fischer G A, et al. Low Cost, Low Power, High Sensitivity Magnetometer[J]. Low Cost Low Power High Sensitivity Magnetometer, 2008.
- [10] Honeywell, HMR2300[M]. Data Sheet,2010. <http://www.ssec.honeywell.com>
- [11] Michelena M D, Cerdán M F, Arruego I. NANOSAT-01: Three Years of Mission. Magnetic Scientific Results[J]. Sensor Letters, 2009, 7(3):412-415.
- [12] Magnes W, Diaz-Michelena M. Future Directions for Magnetic Sensors for Space Applications[J]. IEEE Transactions on Magnetics, 2009, 45(10):4493-4498.
- [13] Moodera J S, Kinder L R, Wong T M, et al. Large Magnetoresistance at Room Temperature in Ferromagnetic Thin Film Tunnel Junctions[J]. Phys Rev Lett, 2014, 74(16): 3273-3276.

- [14] 滕志刚. 巨磁阻传感器的温度补偿电路系统设计[D]. 杭州:杭州电子科技大学, 2017
- [15] Li X, Yin L, Chen W, et al. A high-resolution tunneling magneto-resistance sensor interface circuit[J]. Modern Physics Letters B, 2017, 31(04):5469-08B314-3.
- [16] Li X, Chen W, Yin L, et al. A closed-loop Sigma-Delta modulator for a tunneling magneto-resistance sensor[J]. IEICE Electronics Express, 2017, 15(14).
- [17] Li X, Yin L, Chen W, et al. Study of a three-axis digital tunneling resistance-type magnetic sensor[J]. IEICE Electronics Express, 2016, 13(13).
- [18] Wu R, Makinwa K A A, Huijsing J H. A Chopper Current-Feedback Instrumentation Amplifier With a 1 mHz 1/f Noise Corner and an AC-Coupled Ripple Reduction Loop[J]. IEEE Journal of Solid-State Circuits, 2009, 44(12):3232-3243.
- [19] 荆智辉. 三轴 TMR 磁强计中模拟前端检测电路设计[D]. 黑龙江:哈尔滨工业大学, 2018.
- [20] Rong wu, Kofi A. A. Makinwa, Senior Johan H. A Chopper Current-Feedback Instrumentation Amplifier with a 1mHz 1/f Noise Coner and an AC-Coupled Ripple Reduction Loop[J]. IEEE Solid-State Circuits, vol 44, 2009.
- [21] Chung-Jae Lee, Jong-In Song. A Chopper Stabilized Current-Feedback Instrumentation Amplifier for EEG Acquisition Applications[J]. IEEE,2019.
- [22] 魏述琦. 磁阻传感器信号处理电路集测试及优化设计[D]. 黑龙江:哈尔滨工业大学, 2019.
- [23] 张文博. 隧穿式磁阻传感器接口 ASIC 芯片设计[D]. 黑龙江:哈尔滨工业大学, 2016.
- [24] 李翔宇. 高性能隧穿磁阻传感器接口电路芯片集成技术研究[D]. 黑龙江:哈尔滨工业大学, 2018.
- [25] Andrés Conca, Paul J, Schnieders C, et al. Sensors Based on Tunnel Magnetoresistance - New Technology, New Opportunities[C]. SENSOR 2015. 2015.
- [26] 刘德, 张红梅, 贾秀敏. 对称抛物势阱磁性隧道结中的自旋输运及磁电阻效应[J]. 物理学报, 2011, 60(1):651-657.
- [27] 温殿忠, 赵晓锋. 传感器原理及其应用[M]. 北京:科学出版社, 2013:5-14,82-87.

- [28] 吕华, 刘明峰, 曹江伟,等. 隧道磁电阻(TMR)磁传感器的特性与应用[J]. 磁性材料及器件, 2012, 43(3):1-4.
- [29] 陈铖颖, 黑勇, 胡晓宇. 一种适用于传感器信号检测的斩波运算放大器[J]. 微电子学, 2012(01):19-22+26.
- [30] 董阳涛. 高性能生物电信号仪表放大器的研究与设计[D]. 2018.
- [31] 赵进才. TMR 磁强计中斩波仪表放大器设计[D]. 2017.
- [32] 何乐年, 王忆. 模拟集成电路设计与仿真[M]. 科学出版社, 2008.
- [33] 塞尔吉欧·佛朗格. 基于运算放大器和模拟集成电路的电路设计[M]. 西安交通大学出版社, 2013.
- [34] Enz C C , Temes G C . Circuit techniques for reducing the effects of op-amp imperfections: autozeroing, correlated double sampling, and chopper stabilization[J]. Proceedings of the IEEE, 1996, 84(11):1584-1614.
- [35] 王松林, 张树春, 叶强,等. 一种采用改进自调零技术的误差放大器设计[J]. 复旦学报(自然科学版), 2010, 049(006):667-673.
- [36] Witte J F , Makinwa K A A , Huijsing J H . Dynamic Offset Compensated CMOS Amplifiers ||[J]. 2009, 10.1007/978-90-481-2756-6.
- [37] Tyson S , Wicker G , Lowrey T , et al. Nonvolatile, high density, high performance phase-change memory[C]// IEEE Aerospace Conference. IEEE, 2000.
- [38] 曹桂平. 高精度 Sigma-Delta 调制器研究 ASIC 实现[D]. 中国科学技术大学, 2012.
- [39] Richard Schreier, Gabor C. Temes. Understanding Delta-Sigma Data Converters[J]. New York: IEEE press, 2005: 28-39.
- [40] Yoon D Y, Ho S, Lee H S. An 85dB-DR 74.6 dB-SNDR 50MHZ-BW CT MASH $\Delta\Sigma$ modulator in 28nm CMOS[C]. Solid-State Circuits Conference-(ISSCC), IEEE International, 2015: 1-3.
- [41] Sumedh Dhabu.Design and FPGA Implementation of Reconfigurable Linear-Phase Digital Filter with Wide Cutoff Frequency Range and Narrow Transition Bandwidth[J].IEEE Transaction on Circuits and System.2016,63(2):181-189.
- [42] G. J.Dolecek,M. Laddomada,Design of Two-stage Nonrecursive Rotated Comb Decimation Filters with Droop Compensation and Multiplierle[J].IEEE Transactions on Circuits & Systems 2015,352(3):913-929.
- [43] Sumedh Dhabu.Design and FPGA Implementation of Reconfigurable Linear-Phase

- Digital Filter with Wide Cutoff Frequency Range and Narrow Transition Bandwidth[J].IEEE Transaction on Circuits and System.2016,63(2):181-189.
- [44] 韩学涛, 梁富, 孙洪波.基于多相滤波的通用数字信道化技术[J].现代雷达, 2018(10):62-66.
- [45] Mitra, S K. Digital Signal Processing: A Computer Based Approach. 3rd Edition[M]. 2006 New York, the McGraw-Hill Companies, 2006: 173-210.
- [46] 刘子威. 磁阻磁强计中数字补偿滤波器的设计[D]. 黑龙江:哈尔滨工业大学, 2016.
- [47] 史志峰, 王卫东. 一种全差分增益增强型运算放大器的设计[J]. 电子器件, 2015(1):78-82.
- [48] Witte J F , Makinwa K A A , Huijsing J H . Dynamic Offset Compensated CMOS Amplifiers ||[J]. 2009, 10.1007/978-90-481-2756-6.
- [49] JD. G, Mitra S K. A New Two-Stage Sharpened Comb Decimator[J]. IEEE Transactions on Circuits and Systems-I: Regular Papers, 2005, 52 (7) : 1414-1420.
- [50] Laddomada M. Generalized Comb Decimation Filters for $\Sigma \Delta$ A/D Converters: Analysis and Design[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2007, 54 (2) : 994-1005.
- [51] Laddomada M. Comb-Based Decimation Filters for $\Sigma \Delta$ A/D Converters: Novel Schemes and Comparisons[J]. IEEE Transactions on Signal Processing, 2007, 55 (5) : 1769-1779.
- [52] 刘彩霞, 刘波粒. 磁性隧道结自旋极化电子隧穿的温度特性[J]. 河北大学学报:自然科学版, 1999, 000(002):125.
- [53] 张佩佩, 徐明, 陈尚荣,等. 铁磁/绝缘层/有机半导体/铁磁多层膜隧道结的隧穿电阻的温度和偏压特性研究[J]. 中国科学, 2010, 000(004):P.433-439.
- [54] Paci D, Faralli D, Picco A. Magnetoresistive sensor integrated in a chip for detecting magnetic fields perpendicular to the chip and manufacturing process thereof[P]. 2017.
- [55] Freescale Semiconductor, Inc. SPI Block Guide V04.01[EB/OL]. (2000-01-21)[2004-07-14]. <http://www.freescale.com>.

攻读硕士学位期间发表的论文及其它成果

致 谢

时光荏苒,岁月如梭,仍记得 2018 年夏天我初次踏入哈尔滨工业大学的校门。现在两年硕士生涯即将过去,论文即将完成之际,回忆过去,感慨万分。在哈工大两年的硕士学习和生活中我收获良多,遇到了很多新的朋友,学到了许多新的知识,特别是规格严格,功夫到家的哈工大精神必将铭记于心,终身受益。

首先,我要特别感谢谭晓昀老师。作为我的导师,并给予我最诚挚的敬意。在他的精心教导和支持下我才能独立的完成论文的撰写,。谭老师学识渊博,教学工作认真严谨以及对科研的严肃态度,一直感染并激励着我,令我十分敬佩,也让我受益匪浅。还要感谢实验室尹亮老师和付强老师对我学习和科研方面的指导。同时平时的生活学习、毕设的课题选择、进展以及最终完成工作等方面,都得到了两位老师的关心与耐心教导。

感谢刘晓为老师以身作则的教导我们如何做一个有正确人生观和价值观的科研人员,并传授我们如何学习、科研以及论文写作的经验。感谢陈伟平老师、张宇峰老师、高志强老师等在学习和生活中的悉心教导和帮助。感谢实验室陈东亮、张文博、吕日昇、徐晓东、邸昕鹏等博士师兄师姐们在专业学习和毕业设计中给予我的帮助。同时感谢已毕业的高原、张鑫怡、卢家可、魏述琦、冯开源以及崔天宝等师兄师姐们在学习生活中带给我的指导和帮助。在此还要感谢班级同学谭闯、李腾飞、陈奇、赵新生。牛葳等人在各方面的帮助。还有一起相处了两年的室友陈勇、王喜强、郭凯瑞在平时生活中对我的照顾。正是老师同学在我困难时给我的帮助和支持,让我克服一切,完成硕士学习。

此外,我还要感谢我的父母和长辈,他们是我求学道路上的支持者,在我遭受挫折时不断鼓励我继续前行,在我迷惘蹉跎时照亮我前方的黑暗并指引着我前行,他们是我人生道路上的避风港。借此机会,祝愿他们身体健康,工作顺利。

在此,我正式完成了十八年的学生生涯。并再次向所有关心和支持我的师长、亲人以及帮助我的所有人表达我真挚的感激!