**上海大学 计算机学院**

**《数字逻辑实验》报告四**

**姓名 冯新元 学号 18120232**

**时间 2019/10/24 机位 指导教师 何冰**

**实验名称: 组合电路3**

**一、实验目的**

1、用多路选择器实现逻辑函数

2、用译码器实现逻辑函数

**二、实验原理**

**译码器：**译码器是编码器的逆过程，是将二进制代码所代表的特定对象还原出来的组合逻辑电路。根据译码对象不同，可以分成二进制译码器（变量译码器）和二-十进制译码器（码制变换译码器、显示译码器等）。以下所示是二进制译码器。二-十进制译码器通常有4个输入端和10个输出端，主要功能是将输入的BCD码翻译成10个高、低电平的输出信号。

3线/8线

译码器

3位二进制输入

8选1个输出状态

**多路选择器：**数字系统中经常需要在多个通道的信号中指定某个通道的信号送到公共数据总线上，这就要用到多路选择器。其框图和等效电路示意如下图。

D7

D6

┆

D0

…

并行输入

D7 ~ D0

┆

数据选择器

（MUX）

地址码An-1 ~ A0

输出Z

Z

**示意图**

**框图**

**三、实验内容**

**1．实验任务一：用多路选择器实现逻辑函数**

1. 实验步骤

在Quartus II中选用74LS151 ，构成函数的电路逻辑图。






使用模拟工具进行模拟验证，并通过验证。

定义FPGA的IO引脚功能。

下载设计的电路到FPGA。





用开关和发光二极管测试FPGA的功能。




1. 实验现象



1. 数据记录、分析与处理

以下图片中电路的输入顺序为将高电平视为1，低电平视为0时，二进制数从小到大顺序。





1. 实验结论

输出结果满足题目逻辑函数要求，电路满足要求，实验结果正确。

**2．实验任务二:用译码器实现逻辑函数**

1. 实验步骤

在Quartus II中选用74LS138，构成函数的电路逻辑图。

Y(*A,B,C,D*)=∑m(2,4,6,8,10,12,14)



使用模拟工具进行模拟验证，并通过验证。

定义FPGA的IO引脚功能。

下载设计的电路到FPGA。





用开关和发光二极管测试FPGA的功能。





1. 实验现象











1. 数据记录、分析与处理

以下图片中电路的输入顺序为将高电平视为1，低电平视为0时，二进制数从小到大顺序。









1. 实验结论

输出结果满足题目逻辑函数要求，电路满足要求，实验结果正确。

**四、建议和体会**

实验二内容书上给出的步骤使用了两个74LS138来解决4个输入的问题。事实上电路可以简化为一个74LS138来实现。经观察得，逻辑函数表达式中需要实现的最小项之只和，最小项在两个电路中都用到了D2，D4，D6这三个输入，两个多路选择器可以合并为一个。当A（最高项）为高电平（用1表示）时，还需要多增加一种输出D0的情况即可实现该题逻辑函数表达式的要求。

**附录、勘误：**

**预习报告中出现电路图元件中高位和低位接反的错误，已在本实验报告中更正。**