Homework 3

- 1. 現有一個能偵測接收到的序列圖樣中出現 1 的總個數為三的倍數的電路,其具有單一輸入x_in 及單一輸出 y_out (當接收到 1 的總個數為 3 的倍數時則 y_out 會為 1,其餘為 0)
 - (a) 參閱 Lab 3 中圖5-27的Moore model狀態圖(P60), 畫出上述對應功能的狀態圖(狀態命名 採用S0、S1、.....)
 - (b) 依據上述的狀態圖,撰寫其電路的 verilog 程式(含 clock,且 reset 為 0 時狀態從 SO 開始),並撰寫至少 5 組測試資料(testbench)來驗證你電路實現的正確性。(繳交需包含problem1.v、tb problem1.v,以及含狀態轉換的模擬結果圖)
 - (c) 依據上述的狀態圖採用 D 型正反器合成法推導出其狀態表、輸入方程式、輸出方程式和邏輯電路圖
 - (d) 依據上述的狀態圖採用 JK 型正反器合成法推導出其狀態表、輸入方程式、輸出方程式和 邏輯電路圖
 - (e) 依據上述的狀態圖採用 T 型正反器合成法推導出其狀態表、輸入方程式、輸出方程式和邏輯電路圖
- 2. 現有一個能偵測接收到的序列圖樣中出現"01xx"的電路(x: 0或1),其具有單一輸入x_in及單一輸出 y_out。在接收序列圖樣"01xx"的過程中,當輸入前兩個圖樣"01"後,y_out輸出會變為1,並保持3個clock cycles。然後,y_out輸出會變為0,並保持2個clock cycles後再重新進行偵測。
 - (a) 參閱 Lab 3 中圖5-27的Moore model狀態圖(P60), 畫出上述對應功能的狀態圖(狀態命名 採用S0、S1、.....)
 - (b) 依據上述的狀態圖,撰寫其電路的 verilog 程式(含 clock,且 reset 為 0 時狀態從 S0 開始), 並撰寫至少 5 組測試資料(testbench)來驗證你電路實現的正確性。(繳交需包含problem2.v、 tb_problem2.v,以及含狀態轉換的模擬結果圖)
 - (c) 依據上述的狀態圖採用 D 型正反器合成法推導出其狀態表、輸入方程式、輸出方程式和 邏輯電路圖
 - (d) 依據上述的狀態圖採用 JK 型正反器合成法推導出其狀態表、輸入方程式、輸出方程式 和邏輯電路圖
 - (e) 依據上述的狀態圖採用 T 型正反器合成法推導出其狀態表、輸入方程式、輸出方程式和 邏輯電路圖
- 3. 就下列的狀態表

	次一狀態		輸出	出	
目前狀態	$\mathbf{x} = 0$	x = 1	x = 0	x = 1	
а	f	b	0	0	
b	d	c	0	0	
c	f	e	0	0	
d	g	а	1	0	
e	d	c	0	0	
f	f	b	1	1	
g	g	h	0	1	
h	g	a	1	0	

- (a) 列出簡化後的狀態表
- (b) 繪出簡化後狀態表對應的狀態圖
- (c) 當輸入序列為 01010010111 時,輸出的序列為?


狀態: a

輸入:01010010111

輸出:0.....


(d) 依據簡化後的狀態圖,撰寫其電路的verilog程式(含 clock,且 reset為0時狀態從a開始),並以上述輸入序列01010010111做為 testbench的測試資料,以驗證你電路實現的正確性。 (繳交需包含 problem3.v、tb_problem3.v,以及含狀態轉換的模擬結果圖)

4. 現有一個電路圖如下




- (a) 推導出其狀態表
- (b) 依據該狀態表產生對應的狀態圖
- (c) 依據該狀態圖,撰寫其電路的 verilog 程式(含 clock,且 reset 為 0 時狀態從 SO 開始), 並撰寫至少 5 組測試資料(testbench)來驗證你電路實現的正確性。(繳交需包含 problem4.v、tb_problem4.v,以及含狀態轉換的模擬結果圖)

5. 現有一個電路圖如下



- (a) 推導出其狀態表
- (b) 依據該狀態表產生對應的狀態圖

- (c) 依據該狀態圖,撰寫其電路的 verilog 程式(含 clock,且 reset 為 0 時狀態從 SO 開始),並撰寫至少 5 組測試資料(testbench)來驗證你電路實現的正確性。(繳交需包含 problem5.v、tb_problem5.v,以及含狀態轉換的模擬結果圖)
- 6. 現有一個電路圖如下



- (a) 推導出其狀態表
- (b) 依據該狀態表產生對應的狀態圖
- (c) 依據該狀態圖,撰寫其電路的 verilog 程式(含 clock,且 reset 為 0 時狀態從 SO 開始),並撰寫至少 5 組測試資料(testbench)來驗證你電路實現的正確性。(繳交需包含 problem6.v、tb_problem6.v,以及含狀態轉換的模擬結果圖)