## Homework 4

- 1. Chapter 6投影片中圖 6-6 (P11)的串列加法器使用兩個四位元暫存器。暫存器 A 含有二進位數 0101, 而暫存器 B則含有 0111。一開始, 進位正反器重置為 0。
  - (a) 試列出在每一次移位後,在暫存器 A及進位正反器內的二進位值。
  - (b) 請依據圖6-6實現出其電路的 verilog 程式,並撰寫testbench來驗證你電路實現的正確性。(繳交需包含problem1.v、tb\_problem1.v,以及模擬結果圖)
- 2. Chapter 6投影片中圖 6-10 (P38)所示之 BCD連波計數器有四個正反器與 16個狀態,當中僅使用到十個狀態。
  - (a) 藉由加入一個重定信號以使計數器初始化,試修改其邏輯圖。試分析此電 路並決定其他六個未使用狀態的次一狀態。若有雜訊使電路進入未使用狀 態之一時,會發生何種狀況?
  - (b) 請依據圖6-10實現出其電路的 verilog 程式,並撰寫testbench來驗證你電路實現的正確性。(繳交需包含problem2.v、tb\_problem2.v,以及模擬結果圖)
- 3. 利用 D型正反器, 試設計一個計數器使其具有下列重複的二進位序列: 0,1,2,4,6。請依據這個功能需求,撰寫其電路的 verilog 程式,並撰寫testbench來驗證你電路實現的正確性。(繳交需包含problem3.v、tb\_problem3.v,以及模擬結果圖)
- 4. 試寫出並驗證Chapter 6投影片中圖 6-3 (P5)之四位元移位暫存器的 HDL動作模型的電路。(繳交需包含problem4.v、tb\_problem4.v,以及模擬結果圖)
- 5. 試撰寫並驗證Chapter 6投影片中圖 6-18(a) (P58)之四位元切換 -尾端環型計數器的 HDL描述(繳交需包含problem5.v、tb\_problem5.v,以及模擬結果圖)