### Progetto di Reti Logiche

Prof. William Fornaciari

Arturo Caliandro 10610910 Vincenzo Converso 10625358

AA 2020-2021

# Indice

1	Inti	roduzione	2								
	1.1	.1 Descrizione generale del progetto									
	1.2		2								
			2								
			3								
	1.3	Funzionamento	4								
2	Arc	chitettura	5								
	2.1	Diagramma degli stati	5								
		2.1.1 Descrizione degli stati									
			6								
	2.2	Scelte di progettazione	7								
3	Ris	ultati sperimentali	8								
		Casi particolari	10								
		3.1.1 Immagine monocromatica									
		3.1.2 Immagine con entrambi i valori estremi della scala di grigi									
	3.2	Casi limite									
	0.2	3.2.1 Immagine degenere									
			11								
4	Cor	nclusioni 1	2								
•		Risultati di sintesi									
	T.1	TUDUITUMUI QI DIIITUQDI	- 4								

### Introduzione

#### 1.1 Descrizione generale del progetto

Il progetto consiste nell'implementazione di un componente hardware, descritto in VHDL, che legga da memoria la dimensione (espressa in numero di colonne e numero di righe) e i valori dei pixel, riga per riga, e scriva in memoria la stessa immagine, dopo averne equalizzato l'istogramma<sup>1</sup>.

#### Esempio




Figura 1.1: Immagine non equalizzata. min=16 e max=144

Figura 1.2: Immagine equalizzata dal componente.

Si può notare come  $\min$  e  $\max$  assumano, dopo l'elaborazione, rispettivamente il valore minimo (=0) e il valore massimo (=255) possibile.

#### 1.2 Specifiche progettuali

L'algoritmo da implementare è una versione semplificata: il componente hardware opera su immagini in scala di grigi a 256 livelli, di dimensione massima 128x128 pixel.

#### 1.2.1 Descrizione della memoria

La memoria è indirizzata al byte, ed è così strutturata:

• in posizione 0 e 1 vi sono rispettivamente il numero di colonne (N-COL) e di righe (N-RIG) dell'immagine;

<sup>&</sup>lt;sup>1</sup>L'equalizzazione dell'istogramma è un'operazione che ridistribuisce i valori di intensità dei pixel di un'immagine, in modo da ricoprire tutta la gamma di valori possibile, ed aumentarne perciò il contrasto globale.

- dalla posizione 2 alla posizione 1+(N-COL\*N-RIG) vi sono i valori (da 0 a 255) dei pixel che costituiscono l'immagine;
- dalla posizione 2+(N-COL\*N-RIG) alla posizione 2+2\*(N-COL\*N-RIG), infine, vi sono i valori equalizzati dei pixel dell'immagine.

contenuto della memoria posizione nella memoria

N-COL	0
N-RIG	1
pixel 1	2
pixel 2	3
pixel N-COL*N-RIG	1+(N-COL*N-RIG)
new pixel 1	2+(N-COL*N-RIG)
new pixel N-COL*N-RIG	2+2*(N-COL*N-RIG)

Figura 1.3: rappresentazione schematica della posizione in memoria dei dati.

#### 1.2.2 Interfaccia del componente hardware

Il componente da descrivere ha un'interfaccia così definita:

```
entity project_reti_logiche is
        port (
                i clk
                                 : in std logic;
                i start
                                 : in std logic;
                i_rst
                                 : in std_logic;
                i data
                                 : in std logic vector(7 downto 0);
                                 : out std logic vector(15 downto 0);
                o address
                                 : out std logic;
                o done
                                 : out std_logic;
                o en
                o_we
                                 : out std logic;
                o data
                                 : out std logic vector (7 downto 0)
end project reti logiche;
```

In particolare:

- i\_clk è il segnale di CLOCK in ingresso generato dal test bench;
- i\_start è il segnale di START generato dal test bench;
- i\_rst è il segnale di RESET che inizializza la macchina pronta per ricevere il primo segnale di START;
- i\_data è il segnale (vettore) che arriva dalla memoria in seguito ad una richiesta dilettura;
- o\_address è il segnale (vettore) di uscita che manda l'indirizzo alla memoria;
- o\_done è il segnale di uscita che comunica la fine dell'elaborazione e il dato di uscita scritto in memoria;
- o\_en è il segnale di ENABLE da dover mandare alla memoria per poter comunicare (sia in lettura che in scrittura);

- o\_we è il segnale di WRITE ENABLE da dover mandare alla memoria (=1) per poter scriverci. Per leggere da memoria, esso deve essere 0;
- o\_data è il segnale (vettore) di uscita dal componente verso la memoria.

#### 1.3 Funzionamento

Il componente deve cercare il valore minimo (min\_pixel\_value) e il valore massimo (max\_pixel\_value), in scala di grigi, tra i pixel dell'immagine. Una volta trovati i due valori estremi, il componente deve calcolare

```
delta_value = max_pixel_value - min_pixel_value
```

e successivamente

```
shift_level = 8 - floor(log2(delta_value + 1)).
```

A questo punto, il componente entra in un ciclo iterativo in cui, dato il valore dell'i-esimo pixel current\_pixel\_value, deve:

- calcolare temp\_pixel, che corrisponde alla differenza current\_pixel\_value min\_pixel\_value, che viene shiftata a sinistra di shift\_level bit;
- confrontare temp\_pixel con 255, e inserire il minore nella variabile new\_pixel\_value;
- scrivere nella cella i + (N-COL \* N-RIG) il valore di new\_pixel\_value.

Terminata la scrittura dei pixel elaborati, il componente ha concluso l'esecuzione ed è pronto per una nuova elaborazione.

### Architettura

Quando i\_start viene portato a 1, il componente viene avviato e passa dallo stato di reset alla fase di elaborazione; dopo aver elaborato l'immagine in memoria, pone il segnale o\_done a 1 e rimane in attesa. Il test bench, una volta osservato il valore alto di o\_done, risponde ponendo a valore basso i\_start, e a quel punto il componente abbassa a sua volta o\_done e torna allo stato di reset, attendendo nuovamente un valore alto di i\_start.

#### 2.1 Diagramma degli stati

#### 2.1.1 Descrizione degli stati

reset è lo stato iniziale, che attende il valore alto di i\_start per entrare nel flusso di elaborazione.

wait è lo stato in cui viene atteso il test bench, per la lettura in memoria o per attendere l'abbassamento di i\_start.

read è lo stato in cui il valore letto durante la permanenza in wait viene trasmesso ad un altro segnale, per renderlo usufruibile.

get\_column e get\_line sono gli stati in cui viene interrogata la memoria rispettivamente per numero di colonne e di righe dell'immagine in memoria.

get\_last\_p è lo stato in cui viene calcolato l'indirizzo dell'ultimo pixel in memoria.

check\_curr\_p\_address è lo stato in cui viene confrontato l'indirizzo del prossimo pixel da controllare, portando la macchina al calcolo di shift\_level quando ha letto tutti i pixel, o qualora fossero stati trovati due pixel di valore 0 e 255.

check\_p\_value è lo stato che si occupa di verificare se il pixel in analisi abbia un valore minore/maggiore del pixel minore/maggiore trovato fino a quel punto, ed eventualmente lo sovrascrive. Successivamente incrementa l'indirizzo del pixel da analizzare.

get\_shift<sup>1</sup> è lo stato che si occupa di calcolare lo shift\_level.

get\_pixel è analogo a check\_curr\_p\_address, ma esegue l'incremento dell'indirizzo del prossimo pixel da elaborare e, una volta finita la fase di elaborazione, alza il valore o\_done e porta la macchina a wait.


 $<sup>^1\</sup>mathrm{Il}$  calcolo del  $\mathtt{delta\_value}$  è bypassato eseguendo dei confronti a soglia.

new\_p è lo stato in cui viene effettuato il calcolo del nuovo valore del pixel in ingresso.

write è lo stato in cui la macchina accede alla memoria per scrivere il nuovo valore del pixel. In seguito, incrementa l'indirizzo della prossima cella in cui inserire il pixel elaborato.

#### 2.1.2 Pallogramma

La figura mostra il diagramma degli stati della macchina.



#### 2.2 Scelte di progettazione

La principale scelta da effettuare era nel calcolo dello shift\_level: per ridurre il numero di stati complessivo, abbiamo scelto di confrontare  $\Delta+1$  con intervalli costituiti da potenze di 2 successive. In questo modo, non è necessario implementare un registro che tenga traccia di delta\_value.

$\Delta + 1$	shift_level
=1	8
$\geq 2 \land < 4$	7
$\geq 4 \land < 8$	6
$\geq 8 \land < 16$	5
$\geq 16 \wedge < 32$	4
$\geq 32 \land < 64$	3
$\geq 64 \land < 128$	2
$\geq 128 \land < 256$	1
= 256	0


Tabella 2.1: valori assunti da shift\_level a seconda del risultato dell'operazione.

Successivamente, abbiamo optato per usare shift\_level come flag per identificare la potenza di 2 da moltiplicare a current\_p\_value - pixel\_min.


Un'altra scellta effettuata è quella di ridurre il numero di stati funzionali all'attesa della memoria, inglobando in wait e read tutte le attese di risposta della memoria/copia dei dati richiesti dai vari stati: il segnale wait\_flag serve ad indicare al componente in quale stato dovrà recarsi nel prossimo fronte di salita del clock.

# Risultati sperimentali


Il primo test effettuato ha come input un quadrato di 4 pixel, di cui nessun estremo. Per questo test abbiamo deciso di riprendere l'intero diagramma d'onda per screenshot:











```
-- Immagine originale = [16 , 32, 64, 144]
-- Immagine di output = [0, 32, 96, 255]

assert RAM(6) = std_logic_vector(to_unsigned(0, 8)) report "TEST FALLITO (WORKING ZONE). Expected 0 found " & integer'image(to_integer tassert RAM(7) = std_logic_vector(to_unsigned(32, 8)) report "TEST FALLITO (WORKING ZONE). Expected 32 found " & integer'image(to_integer tassert RAM(8) = std_logic_vector(to_unsigned(96, 8)) report "TEST FALLITO (WORKING ZONE). Expected 96 found " & integer'image(to_integer tassert RAM(9) = std_logic_vector(to_unsigned(255, 8)) report "TEST FALLITO (WORKING ZONE). Expected 255 found " & integer'image(to_integer tassert RAM(9)) = std_logic_vector(to_unsigned(255, 8)) report "TEST FALLITO (WORKING ZONE). Expected 255 found " & integer'image(to_integer tassert RAM(9)) = std_logic_vector(to_unsigned(255, 8)) report "TEST FALLITO (WORKING ZONE). Expected 255 found " & integer'image(to_integer tassert RAM(9)) = std_logic_vector(to_unsigned(255, 8)) report "TEST FALLITO (WORKING ZONE). Expected 255 found " & integer'image(to_integer tassert RAM(9)) = std_logic_vector(to_unsigned(255, 8)) report "TEST FALLITO (WORKING ZONE). Expected 255 found " & integer'image(to_integer tasked tassert RAM(9)) = std_logic_vector(to_unsigned(255, 8)) report "TEST FALLITO (WORKING ZONE). Expected 255 found " & integer'image(to_integer tasked taske
```

Di seguito, invece, sono riportati i test di controllo dei casi particolari e dei casi limite, effettuati sul componente.

#### 3.1 Casi particolari

#### 3.1.1 Immagine monocromatica

Un'immagine monocromatica ha min\_pixel\_value come valore di ogni pixel, quindi l'immagine equalizzata sarà composta di soli pixel di valore current\_pixel\_value - min\_pixel\_value = min\_pixel\_value - min\_pixel\_value = 0.

```
-- Immagine originale = [4 , 4, 4, 4]
-- Immagine di output = [0, 0, 0, 0]

assert RAM(6) = std_logic_vector(to_unsigned(0, 8)) report "TEST FALLITO (WORKING ZONE). Expected 0 found " & integer'image(to_integer') assert RAM(7) = std_logic_vector(to_unsigned(0, 8)) report "TEST FALLITO (WORKING ZONE). Expected 0 found " & integer'image(to_integer') assert RAM(8) = std_logic_vector(to_unsigned(0, 8)) report "TEST FALLITO (WORKING ZONE). Expected 0 found " & integer'image(to_integer') assert RAM(9) = std_logic_vector(to_unsigned(0, 8)) report "TEST FALLITO (WORKING ZONE). Expected 0 found " & integer'image(to_integer') assert false report "Simulation Ended! TEST PASSATO" severity failure;

process test;
```

#### 3.1.2 Immagine con entrambi i valori estremi della scala di grigi

In tal caso,  $\Delta + 1 = 256$  e lo shift è 0. In più, min\_pixel\_value = 0, quindi l'immagine viene riscritta inalterata.

```
-- Immagine originale = [0 , 255, 60, 120]
-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine originale = [0 , 255, 60, 120]

-- Immagine originale = [0 , 255, 60, 120]

-- Immagine originale = [0 , 255, 60, 120]

-- Immagine originale = [0 , 255, 60, 120]

-- Immagine originale = [0 , 255, 60, 120]

-- Immagine originale = [0 , 255, 60, 120]

-- Immagine originale = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60, 120]

-- Immagine di output = [0 , 255, 60]

-- Immagine di output = [0 , 255, 60]

-- Immagine di output = [0 , 255, 60]

-- Immagine di output = [0 , 255, 60]
```

#### 3.2 Casi limite

#### 3.2.1 Immagine degenere

Il test verifica che, data un'immagine di cui venga dato un parametro tra N-COL o N-RIG pari a 0, la macchina vada in stato di wait subito dopo tale constatazione, alzando o\_done a 1 in quanto non vi è nessun pixel da elaborare. Se, in particolare, N-COL = 0, il caso è **ottimo**.




Figura 3.1: N-COL = 0: il controllo avviene in get\_line.

#### 3.2.2 Caso pessimo

Il caso pessimo, in termini di elaborazione, è dovuto a un'immagine di dimensione massima (128 \* 128), che non presenti entrambi i due valori estremi, o che li presenti entrambi ma uno di essi corrisponda all'ultimo pixel dell'immagine: in queste condizioni, il componente deve necessariamente controllare tutti i pixel prima di passare alla loro elaborazione.

## Conclusioni

#### 4.1 Risultati di sintesi

Il componente sintetizzato ha passato tutte le simulazioni disponibili: behavioral, post-synthesis functional e post-synthesis timing.

Le prestazioni del componente sono state valutate misurando la distanza temporale tra il fronte di salita di i\_start e il fronte di salita di o\_done:

Caso	Descrizione	T(S)
ottimo	Immagine degenere ( $\mathtt{N-COL}=0$ )	52.5  nS
pessimo	Immagine di dimensione massima	2212 μS

Tabella 4.1: prestazioni del componente in simulazione behavioral.

Per completezza, riportiamo la tabella Design Timing Summary, fornita da Vivado al termine della simulazione.

Setup			Hold		Pulse Width	
	Worst Negative Slack (WNS):	6,013 ns	Worst Hold Slack (WHS):	0,150 ns	Worst Pulse Width Slack (WPWS): 7,000 ns	
	Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS): 0,000 ns	
	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints: 0	
	Total Number of Endpoints:	240	Total Number of Endpoints:	240	Total Number of Endpoints: 142	