# Desenvolvimento em microcontroladores baseados em processadores ARM

Leandro Fabian Junior Callebe Soares Barbosa Orientador: Gustavo Weber Denardin

 $2016 \ / \ 1$ 

### 0.1 Introdução

Este texto busca iniciar o leitor no desenvolvimento em plataformas baseadas em processadores com arquitetura ARM.

O Hardware utilizado para os exemplos aqui apresentados será o Kit de avaliação da Texas Instruments Tiva $^{\rm TM}$ C Series TM4C1294.

#### 0.2 Conhecendo o Processador ARM

#### 0.2.1 Características ARM

Com o objetivo de desenvolver aplicações em processadores ARM se faz necessário aqui uma breve apresentação das características desta arquitetura.

O termo ARM (Advanced RISC Machine) se refere a uma arquitetura que usa de forma avançada o conceito conhecido como RISC (Reduced Instruction Set Computer). Este conceito é uma linha de arquitetura que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas, permitindo que estes processadores tenham menos transístores do que aqueles projetados na arquitetura convencional. Logo essa abordagem reduz a liberação de calor, o consumo de energia e a quantidade de componentes em um processador.

A arquitetura dos processadores usados aqui, o Cortex-M3 e Cortex-M4, são ambos as implementações da arquitetura ARMv7-M. Existem diferentes tipos de arquitetura ARM para diferentes tipos de processadores, que ainda podem variar conforme são atualizadas ao longo dos anos. Os detalhes da arquitetura ARMv7-M estão documentados no Manual de Referência da Arquitetura ARMv7-M, disponível no site da ARM Limited.

O Cortex-M3 e Cortex-M4 são essencialmente idênticos em seus aspectos construtivos, de modo que o diagrama de blocos da figura 1 apresenta uma visão geral interna adequada tanto do processador Cortex -M4 quanto -M3.




Figura 1: Diagrama de Blocos - Processador Cortex-M3 e Cortex-M4 [1]

Na figura 1 notamos a presença de elementos no processador como: o controlador de vetores de interrupção, NVIC (Nested Vectored Interrupt Controller); o controlador de acionamento de interrupção, WIC (Wakeup Interrupt Controller); o temporizador SysTick; a unidade de proteção de memória, MPU (Memory Protection Unit); e uma unidade de ponto flutuante presente apenas no Cortex –M4. Existe ainda um sistema de debug dentro do processador para realizar depuração de software e um sistema interno de barramentos para transferência de dados entre o núcleo do processador, o sistema de debug e o MPU.

Os processadores da família Cortex M são de 32 bits, podendo também trabalhar com dados de 8 bits e 16 bits de forma bastante eficiente. Já os processadores Cortex-M3 e Cortex-M4, mesmo sendo da família Cortex M, podem realizar uma série de operações envolvendo dados de 64 bits. Estas operações podem ser realizadas através de um *piperline* de três estágios com uma arquitetura de barramento do tipo *Harvard* permitindo instruções simultâneas de busca e acesso de dados.

Uma das grandes vantagens dos processadores Cortex M é seu baixo consumo de energia. Em especial os processadores Cortex M3 e Cotex M4 podem executar instruções com taxa de 200mA/MHz com alimentação de 1,8V. Estes processadores possuem modos de suspensão que tornam possíveis desativar dispositivos de Clock para economizar energia, e um hardware adicional para despertar o processador dos modos de suspensão.

Devemos salientar aqui que estamos sempre nos referindo a apenas aos processadores, e que este é uma parte constituinte do microcontrolador. De modo que os demais componentes da placa são desenvolvidos pelos diferentes fabricantes. Assim existem vários tipos de microcontroladores com diferentes características de periféricos e recursos, porém a arquitetura empregada nos processadores é a mesma.

#### 0.2.2 Modos de operação ARM Cortex-M4

O processador Cortex-M4 possui dois estados de operação, como mostrado na figura 2, debug state e Thumb state. O debug state ocorre quando o processador é interrompido, por exemplo ao atingir um breakpoint, então a execução de instrução é interrompida. Já o Thumb state ocorre quando o código do programa está sendo executado. Diferente de outros processadores ARM, o Cortex-M não suporta instruções ARM.




Figura 2: Modos de Operação [1]

No *Thumb state* ainda existem dois modos de operação, que dizem respeito ao nível de privilégio no acesso ao processador. Ao executar uma rotina de tratamento de interrupção o processador entra em um nível de acesso privilegiado, caracterizando o *handler mode*. Durante a execução de uma aplicação normal o processador pode estar tanto em nível de acesso privilegiado quanto em nível menor, sendo chamado de *thread mode*. Isso é controlado por um registrador específico.

A aplicação pode alterar seu nível de acesso durante o *thread mode*, para um nível menos privilegiado. Porém, para aumentar seu nível de acesso deve haver um mecanismo de exceção/interrupção por parte do processador. Tais mecanismos de controle de nível de acesso garantem uma maior robustez para o sistema, controlando o acesso à regiões críticas de memória.

#### Registradores internos

Para um controle melhor e um processamento de dados maior o Cortex-M4 possui registradores internos ao processador agrupados em um conjunto chamado de banco de registradores. Cada instrução enviada ao processador especifica a operação a ser executada, os registradores fonte e se necessário os registradores de destino. A arquitetura ARM é baseada no modelo conhecido como load/store, ou seja, para processar um conteúdo que esteja na memória é preciso carregá-lo para um registrador interno e então processá-lo. Se necessário, é preciso armazená-lo de volta na memória.




Figura 3: Banco de registradores internos [1]

O banco de registradores do Cortex-M4 possui 16 registradores de 32 bits, como mostrado na Figura 3. Cada registrador possui seu propósito, como de-

talhado a seguir:

#### R0 - R12: Registradores de Propósito Geral

Devido ao número limitado no conjunto de instruções, muitas das de 16 bits somente acessam os registradores de R0 à R7, chamados de registradores inferiores. De R8 à R9, os registradores altos, podem ser usados com as instruções de 32 de bits e alguns com instruções 16 de bits. Os valores iniciais desses registradores são indefinidos.

#### R13: Ponteiro de Pilha (Stack Pointer, SP)

Usado para acessar a pilha de memória. Fisicamente há dois ponteiros de pilha, o principal (*Main Stack Pointer*, MSP) e o de processo (*Process Stack Pointer*, PSP)). O MSP é o ponteiro padrão, é selecionado após um *reset* do sistema ou quando o processador está em modo de exceção (Handler Mode). Seu valor inicial é o primeiro da memória na sequência de *reset*. Já o PSP é usado durante o Thread Mode, quando as tarefas da aplicação estão rodando, seu valor inicial é desconhecido.

Somente um dos ponteiros de pilha é visível durante a aplicação e os dois bits menos significativos de ambos são sempre nulos. Em aplicações que não fazem uso de um sistema operacional somente o MSP é usado.

#### R14: Registrador de Ligação (Link Register, LR)

Esse registrador armazena automaticamente o ponto em que uma rotina chama uma sub-rotina. Assim, ao fim da execução dessa sub-rotina, esse valor é carregado para o Contador de Programa e a execução continua de onde tinha anteriormente parado.

Se uma sub-rotina chamar outra sub-rotina, o valor nesse registrador será substituído e o ponto de retorno antigo se perderá, portanto é preciso que esse último valor seja salvo na pilha de memória.

Durante uma rotina de tratamento de exceção, o valor de LR é também sobrescrito mas por um valor de retorno de exceção, usado para disparar o retorno da exceção ao fim da rotina de tratamento.

#### R15: Contador de Programa (*Program Counter*, *PC*)

Marca o próximo endereço que deve ser executado na aplicação. Quando este registrador é lido, automaticamente seu valor decrementa de 4 (32 bits), apontando para o próximo endereço da execução. Já quando é feito uma operação de escrita, o programa pula para a posição apontada e passa a executar a aplicação a partir deste novo ponto.

O bit menos significativo do PC indica o tipo de instrução que está sendo executada, '0' para ARM e '1' para Thumb. Portanto no Cortex-M4, tal bit deve ser sempre '1' pois não são suportadas instruções ARM. Este fato deve ser lembrado quando é feita uma operação de escrita sobre o registrador.

## 0.3 Conhecendo a plataforma de trabalho

O hardware utilizado aqui será o TIVA  $^{\text{TM}}$  TM4C1294NCPDT, um kit de desenvolvimento da empresa Texas Instruments que possui um microcontrolador

baseado no processador ARM Cortex-M4. A tabela 1 traz suas principais características.

## 0.4 Iniciando um projeto no Code Composer

Os projetos abordados adiante farão uso da IDE Code Composer que é baseada em Eclipse em sua versão 6.1.2 que é a mais recente no momento em que este texto é escrito. oferecida gratuitamente mediante a um cadastro realizado no site da Texas Instruments.

Na hora de instalar a IDE é preciso que sejam marcadas as opções de compatibilidade com a placa em uso, a Tiva C Series TM4C1294 Connected LaunchPad, e ainda seu compilador GCC, caso contrário o projeto não poderá ser criado.

Após iniciar o Code Composer, inicie um novo projeto em File > New > CCS Project como mostrado na Figura 5.




Figura 5: Criando um novo projeto

Uma janela de configurações será exibida para que o ambiente seja preparado para o hardware em uso, como na Figura 6.

Para o hardware aqui utilizado, em *Target* escolhe-se a opção **Tiva C Series** e no segundo campo **Tiva TM4C1294NCPDT**.

Em Connection será utilizada a Stellaris In-Circuit Debug Interface para a programação e debug do microcontrolador.

Tabela 1: Características Básicas - TM4C1294NCPDT [1]

$ \begin{array}{c} \textbf{Características} \\ \textbf{Núcleo} \\ \textbf{Núcleo} \\ \textbf{ARM Cortex-M4F} \\ \textbf{Performance} \\ \textbf{Operação até 120-MHz; 150 DMIPS} \\ \textbf{Ophrystone MIPS) de performance} \\ \textbf{Memória Flash} \\ \textbf{SRAM} \\ \textbf{256 KB single-cycle System SRAM} \\ \textbf{EEPROM} \\ \textbf{6KB} \\ \textbf{ROM} \\ \textbf{ROM} \\ \textbf{EDROM} \\ \textbf{ROM} \\ \textbf{EOM} \\ \textbf{NOM} \\ \textbf{SOM} \\ \textbf{EOM} \\ \textbf{NOM} \\ \textbf{SOM} \\ \textbf{Interface de Periféricos Externos (EPI)} \\ \textbf{Interface de Periféricos Externos (EPI)} \\ \textbf{Interface de Periféricos Externos (EPI)} \\ \textbf{Universal de Redundância} \\ \textbf{Ciclica (CRC)} \\ \textbf{Universal Asynchronous} \\ \textbf{Receivers/Transmitter (UART)} \\ \textbf{Quad Synchronous Serial} \\ \textbf{Interface (QSSI)} \\ \textbf{Sontroladors CAN 2.0 A/B} \\ \textbf{Ethernet MAC} \\ \textbf{Ontroller Area Network (CAN)} \\ \textbf{2 controladores CAN 2.0 A/B} \\ \textbf{Ethernet PHY} \\ \textbf{PHY com IEEE 1588 PTP} \\ \textbf{Universal Serial Bus (USB)} \\ \textbf{Micro Acesso Direto à Memória } (\muDMA) \\ \textbf{Micro Acesso Direto à Memória } (\muDMA) \\ \textbf{General-Purpose Timer (GPTM)} \\ \textbf{Matchdog Timer} \\ \textbf{Watchdog Timer} \\ \textbf{Matchdog Timers} \\ \textbf{Hibernation Module (HIB)} \\ \textbf{Muarte Flace (QEI)} \\ \textbf{Analog-to-Digital Converter (ADC)} \\ \textbf{Controlador Comparador Analógico} \\ \textbf{Inderface QEI} \\ \textbf{Um modulo QEI} \\ \textbf{Inderface de Saidas PWM.} \\ \textbf{Un modulo Optical Pologital} \\ \textbf{Comparadores Gara Serial Wire Debug (SWD)} \\ \textbf{1 modulo JTAG com ARM SWD integrado} \\ \textbf{128-pin TQFP} \\ \textbf{1 modulo TJAG com ARM SWD integrado} \\ \textbf{128-pin TQFP} \\ \textbf{1 modulo TJAG com ARM SWD integrado} \\ \textbf{128-pin TQFP} \\ \textbf{1 modulo TLAG com ARM SWD integrado} \\ \textbf{128-pin TQFP} \\ \textbf{1 modulo TLAG com ARM SWD integrado} \\ \textbf{128-pin TQFP} \\ \textbf{1 modulo TAG com ARM SWD integrado} \\ \textbf{128-pin TQFP} \\ \textbf{1 modulo TLAG com ARM SWD integrado} \\ \textbf{128-pin TQFP} \\ \textbf{1 modulo TLAG com ARM SWD integrado} \\ \textbf{128-pin TQFP} \\ \textbf{1 modulo TLAG com ARM SWD integrado} \\ \textbf{128-pin TQFP} \\ \textbf{1 modulo TLAG com ARM SWD integrado} \\ \textbf{128-pin TQFP} \\ \textbf{1 modulo TLAG com ARM SWD integrado} \\ \textbf{128-pin TQFP} \\ \textbf{1 modulo TLAG com ARM SWD integrado} \\ \textbf{1 modulo TLAG com ARM SWD integrado} \\ 1 modulo TLAG com ARM $	Tabela 1: Características Básicas	- TM4C1294NCPDT [1]		
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Características	Descrição		
$\begin{array}{c} \text{Mem\'oria Flash} & \text{1024 KB} \\ \text{SRAM} & 256 \text{ KB single-cycle System SRAM} \\ \text{EEPROM} & \text{6KB} \\ \text{ROM} & \text{ROM interna carregada com biblioteca} \\ \text{TivaWare}^{\text{M}} \text{C Series} \\ \text{Interface de Periféricos Externos (EPI)} & \text{Interface dedicada de 8-/16-/32-bits dedicados a periféricos e memoria} \\ \text{Verificação de Redundância} & \text{Função Hash de 16-/32-bits, que suporta} \\ \text{Quitor formas de CRC} \\ \text{Universal Asynchronous} & \text{8 módulos UARTs} \\ \text{Receivers/Transmitter (UART)} \\ \text{Quad Synchronous Serial} & \text{Quatro módulos de SSI com Bi-, Quadle e suporte avançado de SSI} \\ \text{Inter-Integrated Circuit } (I^2C) & 10 \text{ módulos } I^2C \text{ com 4 velocidades} \\ \text{de transmissão} \\ \text{Controller Area Network (CAN)} & 2 \text{ controladores CAN 2.0 A/B} \\ \text{Ethernet MAC} & 10/100 \text{ Ethernet MAC} \\ \text{Ethernet PHY} & \text{PHY com IEEE 1588 PTP} \\ \text{Universal Serial Bus (USB)} & \text{USB 2.0 OTG/Host/Device} \\ \text{com ULPI interface e suporte a Link} \\ \text{Power Management } \text{(LPM)} \\ \text{Micro Acesso Direto à Memória } (\mu DMA) & \text{Controlador ARM} \textcircled{O} \text{ PrimeCell} \textcircled{O} \\ 32\text{-channel configurável } \mu DMA \\ \text{General-Purpose Timer } \text{(GPTM)} & \text{8 blocos } 16/32\text{-bit GPTM} \\ \text{Watchdog Timers} \\ \text{Hibernation Module } \text{(HIB)} & \text{Low-power battery-backed} \\ \text{Hibernation module} \\ \text{Gleneral-Purpose Input/Output } \text{(GPIO)} & 15 \text{ physical GPIO blocks} \\ \text{Pulse Width Modulator } \text{(PWM)} & 1 \text{ modulo PWM}, \text{ com 4 geradores PWM} \\ \text{e um registador de controle,} \\ \text{com um total de 8 saídas PWM.} \\ \text{Quadrature Encoder Interface } \text{(QEI)} & \text{Um modulo QEI} \\ \text{Analog-to-Digital Converter } \text{(ADC)} & 1 \text{ rodulo JTAG com ARM SWD} \\ \text{integrado} & \text{JTAG e Serial Wire Debug } \text{(SWD)} \\ \text{integrado} & \text{JTAG com ARM SWD} \\ \text{Integrado} & JTAG com ARM SWD$	Núcleo	ARM Cortex-M4F		
Memória Flash1024 KBSRAM256 KB single-cycle System SRAMEEPROM6KBROMROM interna carregada com biblioteca TivaWare™ C SeriesInterface de Periféricos Externos (EPI)Interface dedicada de 8-/16-/32- bits dedicados a periféricos e memoriaVerificação de RedundânciaFunção Hash de 16-/32- bits, que suporta quatro formas de CRCUniversal Asynchronous8 módulos UARTsReceivers/Transmitter (UART)Quad Synchronous SerialQuatro módulos de SSI com Bi- , Quad- e suporte avançado de SSIInter-Integrated Circuit ( $I^2C$ )10 módulos $I^2C$ com 4 velocidades de transmissãoController Area Network (CAN)2 controladores CAN 2.0 A/BEthernet MAC10/100 Ethernet MACEthernet PHYPHY com IEEE 1588 PTPUniversal Serial Bus (USB)USB 2.0 OTG/Host/Device com ULPI interface e suporte a Link Power Management (LPM)Micro Acesso Direto à Memória ( $\mu DMA$ )Controlador ARM© PrimeCell© 32-channel configurável $\mu DMA$ General-Purpose Timer (GPTM)8 blocos 16/32-bit GPTMWatchdog TimerLow-power battery-backed Hibernation Module (HIB)Low-power battery-backed Hibernation moduleGeneral-Purpose Input/Output (GPIO)15 physical GPIO blocksPulse Width Modulator (PWM)1 modulo PWM , com 4 geradores PWM e um registador de controle, com um total de 8 saídas PWM.Quadrature Encoder Interface (QEI)Um modulo QEIAnalog-to-Digital Converter (ADC) taxa de 2 milhões de amostras/segundoControlador Comparador AnalógicoTrês comparadores digitaisOtontrolad	Performance	Operação até 120-MHz; 150 DMIPS		
SRAM       256 KB single-cycle System SRAM         EEPROM       6KB         ROM       ROM interna carregada com biblioteca TivaWare™ C Series         Interface de Periféricos Externos (EPI)       Interface dedicada de 8-/16-/32- bits dedicados a periféricos e memoria         Verificação de Redundância Cíclica (CRC)       Interface dedicada de 16-/32- bits, que suporta quatro formas de CRC         Universal Asynchronous Receivers/Transmitter (UART)       8 módulos UARTS         Quad Synchronous Serial Interface (QSSI)       Quatro módulos de SSI com Bi- , Quade e suporte avançado de SSI         Inter-Integrated Circuit ( $I^2C$ )       10 módulos $I^2C$ com 4 velocidades de transmissão         Controller Area Network (CAN)       2 controladores CAN 2.0 A/B         Ethernet PHY       PHY com IEEE 1588 PTP         Universal Serial Bus (USB)       USB 2.0 OTG/Host/Device com ULPI interface e suporte a Link Power Management (LPM)         Micro Acesso Direto à Memória ( $\mu DMA$ )       Controlador ARM© PrimeCell© 32-channel configurável $\mu DMA$ General-Purpose Timer (GPTM)       8 blocos 16/32-bit GPTM         Watchdog Timer       Low-power battery-backed Hibernation module         Hibernation Module (HIB)       Low-power battery-backed Hibernation module         General-Purpose Input/Output (GPIO)       15 physical GPIO blocks         Pulse Width Modulator (PWM)       1 modulo PWM , com 4 geradores PWM e um registador de		(Dhrystone MIPS) de performance		
EEPROM  ROM  ROM interna carregada com biblioteca TivaWare™ C Series  Interface de Periféricos Externos (EPI)  Interface dedicada de 8-/16-/32- bits dedicados a periféricos e memoria  Verificação de Redundância Cíclica (CRC)  Universal Asynchronous Receivers/Transmitter (UART)  Quad Synchronous Serial Inter-Integrated Circuit (I²C) Quad Synchronous Serial Inter-Integrated Circuit (I²C)  Controller Area Network (CAN)  Ethernet MAC  Ethernet PHY  Universal Serial Bus (USB)  Micro Acesso Direto à Memória (μDMA)  General-Purpose Timer (GPTM)  Watchdog Timer (WDT)  Hibernation Module (HIB)  General-Purpose Input/Output (GPIO)  Pulse Width Modulator (PWM)  Quadrature Encoder Interface (QEI)  Analog-to-Digital Converter (ADC)  Comparador Digital  JTAG e Serial Wire Debug (SWD)  Interface dedicada de 8-/16-/32- bits dedicados a periféricos e memoria  Função Hash de 16-/32- bits, que suporta a função Hash de 16-/32- bits, que suporta a curto formas de CRC  Romeral-Purpose As médulos UARTs  Romádulos UARTs  Romádulos de SSI com Bi- , Quade e suporte avançado de SSI  10 módulos de SSI com Bi- , Quade e suporte avançado de SSI  10 modulos AC com 4 velocidades de transmissão  2 controladores CAN 2.0 A/B  2 controladores CAN 2.0 A/B  Ethernet MAC  Ethernet MAC  Ethernet MAC  Ethernet MAC  EUSB 2.0 OTG/Host/Device com ULPI interface e suporte a Link Power Management (LPM)  Controlador ARMⓒ PrimeCellⓒ 32-channel configurável μDMA  Selocos 16/32-bit GPTM  Watchdog Timers  Hibernation module  General-Purpose Input/Output (GPIO)  15 physical GPIO blocks  1 modulo PWM , com 4 geradores PWM e um registador de controle, com um total de 8 saídas PWM.  Quadrature Encoder Interface (QEI)  Analog-to-Digital Converter (ADC)  2 modulos ADC de 12-bit taxa de 2 milhões de amostras/segundo  Três comparadores analógicos independentes  In modulo JTAG com ARM SWD integrado	Memória Flash			
EEPROM ROM ROM ROM ROM interna carregada com biblioteca TivaWare™ C Series Interface de Periféricos Externos (EPI) Interface dedicada de 8-/16-/32- bits dedicados a periféricos e memoria Verificação de Redundância Cíclica (CRC) Universal Asynchronous Receivers/Transmitter (UART)  Quad Synchronous Serial Inter-Integrated Circuit ( $I^2C$ ) Inter-Integrated Circuit ( $I^2C$ )  Controller Area Network (CAN) Ethernet MAC Ethernet PHY PHY com IEEE 1588 PTP Universal Serial Bus (USB)  Micro Acesso Direto à Memória ( $\mu DMA$ ) General-Purpose Timer (GPTM) Watchdog Timer (WDT) Hibernation Module (HIB)  General-Purpose Input/Output (GPIO) Pulse Width Modulator (PWM)  Quadrature Encoder Interface (QEI) Analog-to-Digital Converter (ADC) Interface dedicada de 8-/16-/32-bit dedicados a periféricos e memoria Purpose diciaca de 16-/32-bits, que suporta a purporta quatro formas de CRC Runcare Guado de SSI Inter-Integrated Circuit ( $I^2C$ )  8 módulos UARTs  Puado de SSI com Bi- , Quade e suporte avançado de SSI Inter-Integrated Circuit ( $I^2C$ ) 10 módulos $I^2C$ com 4 velocidades de transmissão  Controlled resultant de SSI Un modulo GENTA  Subcos 16-/32-bit GPTM  2 Watchdog Timers  Low-power battery-backed Hibernation module  General-Purpose Input/Output (GPIO) Is physical GPIO blocks  I modulo PWM , com 4 geradores PWM e um registador de controle, com um total de 8 saídas PWM.  Quadrature Encoder Interface (QEI)  Analog-to-Digital Converter (ADC) 2 modulos ADC de 12-bit taxa de 2 milhões de amostras/segundo  Controlador Comparador Analógico independentes  Comparador Digital In modulo JTAG com ARM SWD integrado	SRAM			
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	EEPROM			
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	ROM	ROM interna carregada com biblioteca		
$\begin{array}{c} \text{bits dedicados a periféricos e memoria} \\ \text{Verificação de Redundância} \\ \text{Cíclica (CRC)} \\ \text{Universal Asynchronous} \\ \text{Receivers/Transmitter (UART)} \\ \text{Quad Synchronous Serial} \\ \text{Inter-Integrated Circuit } (I^2C) \\ \text{Controller Area Network (CAN)} \\ \text{Ethernet MAC} \\ \text{Ethernet PHY} \\ \text{Universal Serial Bus (USB)} \\ \text{Micro Acesso Direto à Memória } (\mu DMA) \\ \text{Machdog Timer (WDT)} \\ \text{Watchdog Timer (WDT)} \\ \text{Hibernation Modulator (PWM)} \\ \text{General-Purpose Input/Output (GPIO)} \\ \text{General-Purpose Integrated Circuit} (IPWM) \\ \text{Controlled or Serial Controle, com un total de 8 saídas PWM.} \\ \text{Quadrature Encoder Interface (QEI)} \\ \text{Quadrature Encoder Interface (QEI)} \\ \text{Comparador Digital} \\ \text{Comparador Digital} \\ \text{In odulo JTAG com ARM SWD integrado} \\ \text{In offical or ARM SWD integrado} \\ \text{In odulo JTAG com ARM SWD} \\ \text{In tegrado} \\ \text{In odulo JTAG com ARM SWD} \\ \text{In tegrado} \\ \text{In odulo JTAG com ARM SWD} \\ \text{In tegrado} \\ \text{In odulo JTAG com ARM SWD} \\ \text{In tegrado} \\ \text{In odulo JTAG com ARM SWD} \\ \text{In tegrado} \\ \text{In tegrado} \\ \text{In odulo JTAG com ARM SWD} \\ \text{In tegrado} \\ \text{In odulo JTAG com ARM SWD} \\ \text{In tegrado} \\ \text{In tegrado} \\ \text{In odulo JTAG com ARM SWD} \\ \text{In tegrado} \\ $				
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	Interface de Periféricos Externos (EPI)			
$ \begin{array}{c} \text{Verificação de Redundância} \\ \text{Cíclica (CRC)} \\ \text{Universal Asynchronous} \\ \text{Receivers/Transmitter (UART)} \\ \text{Quad Synchronous Serial} \\ \text{Inter-Integrated Circuit } (I^2C) \\ \text{Universal Asynchronous Serial} \\ \text{Inter-Integrated Circuit } (I^2C) \\ \text{Universal Network (CAN)} \\ \text{Ethernet MAC} \\ \text{Ethernet MAC} \\ \text{Universal Serial Bus (USB)} \\ \text{Universal Serial Bus (USB)} \\ \text{Micro Acesso Direto à Memória } (\mu DMA) \\ \text{Micro Acesso Direto à Memória } (\mu DMA) \\ \text{Watchdog Timer (WDT)} \\ \text{Hibernation Module (HIB)} \\ \text{Hibernation Module (HIB)} \\ \text{General-Purpose Input/Output (GPIO)} \\ \text{Pulse Width Modulator (PWM)} \\ \text{Quadrature Encoder Interface (QEI)} \\ \text{Analog-to-Digital Converter (ADC)} \\ \text{Comparador Digital} \\ \text{Comparador Digital} \\ \text{JTAG e Serial Wire Debug (SWD)} \\ \text{Indivision Modulo JTAG com ARM SWD integrado} \\ \text{Indivision Modulo JTAG com ARM SWD integrado} \\ \text{Indivision Modulo JTAG com ARM SWD integrado} \\ \text{Indivision Modulo Micro Comparador Analógico} \\ \text{Indivision Modulo ARM SWD integrado} \\ Indivision Modulo $		bits dedicados a periféricos e memoria		
$ \begin{array}{c} {\rm Cíclica~(CRC)} & {\rm quatro~formas~de~CRC} \\ {\rm Universal~Asynchronous} & {\rm 8~m\'odulos~UARTs} \\ {\rm Receivers/Transmitter~(UART)} \\ {\rm Quad~Synchronous~Serial} & {\rm quatro~m\'odulos~de~SSI~com~Bi-~,~Quad-linterface~(QSSI)} & {\rm e~suporte~avançado~de~SSI} \\ {\rm Inter-Integrated~Circuit~(\it{I^2C})} & {\rm 10~m\'odulos~\it{I^2C}~com~4~velocidades} \\ {\rm de~transmiss\~ao} \\ {\rm Controller~Area~Network~(CAN)} & {\rm 2~controladores~CAN~2.0~A/B} \\ {\rm Ethernet~MAC} & {\rm 10/100~Ethernet~MAC} \\ {\rm Ethernet~PHY} & {\rm PHY~com~IEEE~1588~PTP} \\ {\rm Universal~Serial~Bus~(USB)} & {\rm USB~2.0~OTG/Host/Device} \\ {\rm com~ULPI~interface~e~suporte~a~Link} \\ {\rm Power~Management~(LPM)} \\ {\rm Micro~Acesso~Direto~a~Mem\'oria~($\mu DMA$)} & {\rm Controlador~ARM@~PrimeCell@} \\ {\rm 32-channel~configur\'avel~$\mu DMA$} \\ {\rm General-Purpose~Timer~(GPTM)} & {\rm 8~blocos~16/32-bit~GPTM} \\ {\rm Watchdog~Timer~(WDT)} & {\rm 2~Watchdog~Timers} \\ {\rm Hibernation~Module~(HIB)} & {\rm Low-power~battery-backed~} \\ {\rm Hibernation~module} \\ {\rm General-Purpose~Input/Output~(GPIO)} & {\rm 15~physical~GPIO~blocks} \\ {\rm Pulse~Width~Modulator~(PWM)} & {\rm 1~modulo~PWM~,~com~4~geradores~PWM~e~im~registador~de~controle,~com~um~total~de~8~saídas~PWM.} \\ {\rm Quadrature~Encoder~Interface~(QEI)} & {\rm Um~modulo~QEI} \\ {\rm Analog-to-Digital~Converter~(ADC)} & {\rm 2~modulos~ADC~de~12-bit~} \\ {\rm taxa~de~2~milh\"oes~de~amostras/segundo} \\ {\rm Controlador~Comparador~Anal\'ogico} & {\rm Tr\'es~comparadores~anal\'ogicos~imdependentes} \\ {\rm Comparador~Digital} & {\rm 16~comparadores~digitais} \\ {\rm JTAG~e~Serial~Wire~Debug~(SWD)} & {\rm 1~modulo~JTAG~com~ARM~SWD~imtegrado} \\ {\rm Integrado} & {\rm 1~modulo~JTAG~com~ARM~SWD~imtegrado} \\ {\rm Integrado} & {\rm 1~modulo~JTAG~com~ARM~SWD~imtegrado} \\ {\rm Integrado} & {\rm 1~modulo~JTAG~com~ARM~SWD~imtegrado} \\ {\rm 1~modulo~JTAG~com~ARM~SWD~imtegrado} \\ {\rm 1~modulo~JTAG~com~ARM~SWD~imtegrado} \\ {\rm 1~modulo~JTAG~com~ARM~SWD~imtegrado} \\ {\rm 1~modulo~JTAG~com~ARM~SWD~imtegrado~imtegrado~imtegrado~imtegrado~imtegrado~imtegrado~imtegrado~imtegrado~imtegrado~imtegrado~imtegrado~imteg$	Verificação de Redundância	_		
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$				
$\begin{array}{c} \text{Quad Synchronous Serial} \\ \text{Interface (QSSI)} \\ \text{Inter-Integrated Circuit } (I^2C) \\ \text{Controller Area Network (CAN)} \\ \text{Ethernet MAC} \\ \text{Ethernet PHY} \\ \text{Universal Serial Bus (USB)} \\ \text{Micro Acesso Direto à Memória } (\mu DMA) \\ \text{Watchdog Timer (WDT)} \\ \text{Hibernation Module (HIB)} \\ \text{General-Purpose Input/Output (GPIO)} \\ \text{Pulse Width Modulator (PWM)} \\ \text{Quadrature Encoder Interface (QEI)} \\ \text{Analog-to-Digital Converter (ADC)} \\ \text{Comparador Digital} \\ \text{Uriver Dack of ACSIN 2.0 A/B} \\ \text{10 módulos } I^2C \text{ com 4 velocidades} \\ \text{de transmissão}} \\ \text{2 controladores CAN 2.0 A/B} \\ \text{10 módulos ESI CAN 2.0 A/B} \\ \text{10 módulos ESI CAN 2.0 A/B} \\ \text{2 controladores CAN 2.0 A/B} \\ \text{2 controlador ARMC} \\ \text{PHY com IEEE 1588 PTP} \\ \text{USB 2 .0 OTG/Host/Device} \\ \text{com ULPI interface e suporte a Link Power Management (LPM)} \\ \text{2 Controlador ARMC} \text{ PrimeCellC} \\ \text{32-channel configurável } \mu DMA \\ \text{32-channel configurável } \mu DMA \\ \text{4 blocos 16/32-bit GPTM} \\ \text{5 blocos 16/32-bit GPTM} \\ \text{6 comparadores analógicos independentes} \\ \text{6 comparadores digitais} \\ \text{1 blocos 16/32-bit GPTM} \\ \text{1 modulo JTAG com ARM SWD} \\ \text{1 integrado} \\ \text{1 modulo JTAG com ARM SWD} \\ \text{1 integrado} \\ \text{1 modulo JTAG com ARM SWD} \\ \text{1 integrado} \\ \text{1 modulo JTAG com ARM SWD} \\ 1 modul$				
$\begin{array}{c} \text{Quad Synchronous Serial} \\ \text{Interface (QSSI)} \\ \text{Inter-Integrated Circuit } (I^2C) \\ \text{Controller Area Network (CAN)} \\ \text{Ethernet MAC} \\ \text{Ethernet PHY} \\ \text{Universal Serial Bus (USB)} \\ \text{Micro Acesso Direto à Memória } (\mu DMA) \\ \text{Watchdog Timer (WDT)} \\ \text{Hibernation Module (HIB)} \\ \text{General-Purpose Input/Output (GPIO)} \\ \text{Pulse Width Modulator (PWM)} \\ \text{Quadrature Encoder Interface (QEI)} \\ \text{Analog-to-Digital Converter (ADC)} \\ \text{Comparador Digital} \\ \text{Uriver Dack of ACSIN 2.0 A/B} \\ \text{10 módulos } I^2C \text{ com 4 velocidades} \\ \text{de transmissão}} \\ \text{2 controladores CAN 2.0 A/B} \\ \text{10 módulos ESI CAN 2.0 A/B} \\ \text{10 módulos ESI CAN 2.0 A/B} \\ \text{2 controladores CAN 2.0 A/B} \\ \text{2 controlador ARMC} \\ \text{PHY com IEEE 1588 PTP} \\ \text{USB 2 .0 OTG/Host/Device} \\ \text{com ULPI interface e suporte a Link Power Management (LPM)} \\ \text{2 Controlador ARMC} \text{ PrimeCellC} \\ \text{32-channel configurável } \mu DMA \\ \text{32-channel configurável } \mu DMA \\ \text{4 blocos 16/32-bit GPTM} \\ \text{5 blocos 16/32-bit GPTM} \\ \text{6 comparadores analógicos independentes} \\ \text{6 comparadores digitais} \\ \text{1 blocos 16/32-bit GPTM} \\ \text{1 modulo JTAG com ARM SWD} \\ \text{1 integrado} \\ \text{1 modulo JTAG com ARM SWD} \\ \text{1 integrado} \\ \text{1 modulo JTAG com ARM SWD} \\ \text{1 integrado} \\ \text{1 modulo JTAG com ARM SWD} \\ 1 modul$				
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Quad Synchronous Serial	Quatro módulos de SSI com Bi-, Quad-		
$\begin{array}{c} \text{Controller Area Network (CAN)} & \text{de transmissão} \\ \text{Controller Area Network (CAN)} & 2 \operatorname{controladores CAN 2.0 A/B} \\ \text{Ethernet MAC} & 10/100 \operatorname{Ethernet MAC} \\ \text{Ethernet PHY} & \text{PHY com IEEE 1588 PTP} \\ \text{Universal Serial Bus (USB)} & \operatorname{USB 2.0 OTG/Host/Device} \\ \operatorname{com ULPI interface e suporte a Link} \\ \operatorname{Power Management (LPM)} \\ \text{Micro Acesso Direto à Memória } (\mu DMA) & \operatorname{Controlador ARM@ PrimeCell@ 32-channel configurável } \mu DMA \\ \text{General-Purpose Timer (GPTM)} & 8 \operatorname{blocos 16/32-bit GPTM} \\ \text{Watchdog Timer (WDT)} & 2 \operatorname{Watchdog Timers} \\ \text{Hibernation Module (HIB)} & \operatorname{Low-power battery-backed} \\ \text{Hibernation module} \\ \text{General-Purpose Input/Output (GPIO)} & 15 \operatorname{physical GPIO blocks} \\ \text{Pulse Width Modulator (PWM)} & 1 \operatorname{modulo PWM}, \operatorname{com 4 geradores PWM} \\ \operatorname{e um registador de controle}, \\ \operatorname{com um total de 8 saídas PWM}. \\ \text{Quadrature Encoder Interface (QEI)} & 1 \operatorname{modulo QEI} \\ \text{Analog-to-Digital Converter (ADC)} & 2 \operatorname{modulos ADC de 12-bit} \\ \operatorname{taxa de 2 milhões de amostras/segundo} \\ \text{Controlador Comparador Analógico} & \text{Três comparadores analógicos} \\ \operatorname{independentes} \\ \text{Comparador Digital} & 16 \operatorname{comparadores digitais} \\ \text{JTAG e Serial Wire Debug (SWD)} & 1 \operatorname{modulo JTAG \operatorname{com ARM SWD}} \\ \operatorname{integrado} \\ \end{array}$	Interface (QSSI)	e suporte avançado de SSI		
$ \begin{array}{c} \text{Controller Area Network (CAN)} & 2 \; \text{controladores CAN 2.0 A/B} \\ \text{Ethernet MAC} & 10/100 \; \text{Ethernet MAC} \\ \text{Ethernet PHY} & \text{PHY com IEEE 1588 PTP} \\ \text{Universal Serial Bus (USB)} & \text{USB 2.0 OTG/Host/Device} \\ \text{com ULPI interface e suporte a Link} \\ \text{Power Management (LPM)} \\ \text{Micro Acesso Direto à Memória } (\mu DMA) & \text{Controlador ARM@ PrimeCell@} \\ 32\text{-channel configurável } \mu DMA \\ \text{General-Purpose Timer (GPTM)} & 8 \; \text{blocos 16/32-bit GPTM} \\ \text{Watchdog Timer (WDT)} & 2 \; \text{Watchdog Timers} \\ \text{Hibernation Module (HIB)} & \text{Low-power battery-backed} \\ \text{Hibernation module} \\ \text{General-Purpose Input/Output (GPIO)} & 15 \; \text{physical GPIO blocks} \\ \text{Pulse Width Modulator (PWM)} & 1 \; \text{modulo PWM} \; \text{, com 4 geradores PWM} \\ \text{e um registador de controle,} \\ \text{com um total de 8 saídas PWM.} \\ \text{Quadrature Encoder Interface (QEI)} & \text{Um modulo QEI} \\ \text{Analog-to-Digital Converter (ADC)} & 2 \; \text{modulos ADC de 12-bit} \\ \text{taxa de 2 milhões de amostras/segundo} \\ \text{Controlador Comparador Analógico} & \text{Três comparadores analógicos} \\ \text{independentes} \\ \text{Comparador Digital} & 16 \; \text{comparadores digitais} \\ \text{JTAG e Serial Wire Debug (SWD)} & 1 \; \text{modulo JTAG com ARM SWD} \\ \text{integrado} \\ \end{array}$	Inter-Integrated Circuit $(I^2C)$	$10 \text{ m\'odulos } I^2C \text{ com 4 velocidades}$		
$ \begin{array}{c} \hbox{Ethernet MAC} \\ \hbox{Ethernet PHY} \\ \hbox{Ethernet PHY} \\ \hbox{Universal Serial Bus (USB)} \\ \hbox{USB 2.0 OTG/Host/Device} \\ \hbox{com ULPI interface e suporte a Link} \\ \hbox{Power Management (LPM)} \\ \hbox{Micro Acesso Direto à Memória } (\mu DMA) \\ \hbox{Micro Acesso Direto à Memória } (\mu DMA) \\ \hbox{Controlador ARM@ PrimeCell@} \\ \hbox{32-channel configurável } \mu DMA \\ \hbox{General-Purpose Timer (GPTM)} \\ \hbox{Watchdog Timer (WDT)} \\ \hbox{Watchdog Timer (WDT)} \\ \hbox{Hibernation Module (HIB)} \\ \hbox{Low-power battery-backed} \\ \hbox{Hibernation module} \\ \hbox{General-Purpose Input/Output (GPIO)} \\ \hbox{Pulse Width Modulator (PWM)} \\ \hbox{Pulse Width Modulator (PWM)} \\ \hbox{Quadrature Encoder Interface (QEI)} \\ \hbox{Analog-to-Digital Converter (ADC)} \\ \hbox{Controlador Comparador Analógico} \\ \hbox{Controlador Comparador Analógico} \\ \hbox{Comparadores digitais} \\ \hbox{Comparadores digitais} \\ \hbox{JTAG e Serial Wire Debug (SWD)} \\ \hbox{I modulo JTAG com ARM SWD} \\ \hbox{integrado} \\ \hline \end{array}$		de transmissão		
$ \begin{array}{c} \mbox{Ethernet PHY} & \mbox{PHY com IEEE 1588 PTP} \\ \mbox{Universal Serial Bus (USB)} & \mbox{USB 2.0 OTG/Host/Device} \\ \mbox{com ULPI interface e suporte a Link} \\ \mbox{Power Management (LPM)} \\ \mbox{Micro Acesso Direto à Memória } (\mu DMA) & \mbox{Controlador ARM@ PrimeCell@} \\ \mbox{32-channel configurável } \mu DMA \\ \mbox{General-Purpose Timer (GPTM)} & \mbox{8 blocos } 16/32\text{-bit GPTM} \\ \mbox{Watchdog Timer (WDT)} & 2 \mbox{Watchdog Timers} \\ \mbox{Hibernation Module (HIB)} & \mbox{Low-power battery-backed} \\ \mbox{Hibernation module} \\ \mbox{General-Purpose Input/Output (GPIO)} & 15 \mbox{physical GPIO blocks} \\ \mbox{Pulse Width Modulator (PWM)} & 1 \mbox{modulo PWM , com 4 geradores PWM} \\ \mbox{e um registador de controle,} \\ \mbox{com um total de 8 saídas PWM.} \\ \mbox{Quadrature Encoder Interface (QEI)} & \mbox{Um modulo QEI} \\ \mbox{Analog-to-Digital Converter (ADC)} & 2 \mbox{modulos ADC de 12-bit} \\ \mbox{taxa de 2 milhões de amostras/segundo} \\ \mbox{Controlador Comparador Analógico} & \mbox{Três comparadores analógicos} \\ \mbox{independentes} \\ \mbox{Comparador Digital} & 16 \mbox{comparadores digitais} \\ \mbox{JTAG e Serial Wire Debug (SWD)} & 1 \mbox{modulo JTAG com ARM SWD} \\ \mbox{integrado} \\ \mbox{Integrado} \\ \mbox{Tres comparadores} \\ \mbox{Tres comparadores ARM SWD} \\ \mbox{integrado} \\ \mbox{Tres comparadores} \\$	Controller Area Network (CAN)	2 controladores CAN 2.0 A/B		
$\begin{array}{c} \mbox{Universal Serial Bus (USB)} & \mbox{USB 2.0 OTG/Host/Device} \\ \mbox{com ULPI interface e suporte a Link} \\ \mbox{Power Management (LPM)} \\ \mbox{Micro Acesso Direto à Memória } (\mu DMA) & \mbox{Controlador ARM@ PrimeCell@} \\ \mbox{32-channel configurável } \mu DMA \\ \mbox{General-Purpose Timer (GPTM)} & 8 \mbox{blocos } 16/32\mbox{-bit GPTM} \\ \mbox{Watchdog Timer (WDT)} & 2 \mbox{Watchdog Timers} \\ \mbox{Hibernation Module (HIB)} & \mbox{Low-power battery-backed} \\ \mbox{Hibernation module} \\ \mbox{General-Purpose Input/Output (GPIO)} & 15 \mbox{physical GPIO blocks} \\ \mbox{Pulse Width Modulator (PWM)} & 1 \mbox{modulo PWM} \mbox{, com 4 geradores PWM} \\ \mbox{e um registador de controle,} \\ \mbox{com um total de 8 saídas PWM.} \\ \mbox{Quadrature Encoder Interface (QEI)} & Um \mbox{modulo QEI} \\ \mbox{Analog-to-Digital Converter (ADC)} & 2 \mbox{modulos ADC de 12-bit} \\ \mbox{taxa de 2 milhões de amostras/segundo} \\ \mbox{Controlador Comparador Analógico} & \mbox{Três comparadores analógicos} \\ \mbox{independentes} \\ \mbox{Comparador Digital} & 16 \mbox{comparadores digitais} \\ \mbox{JTAG e Serial Wire Debug (SWD)} & 1 \mbox{modulo JTAG com ARM SWD} \\ \mbox{integrado} \\  \mbo$	Ethernet MAC			
$\begin{array}{c} \text{com ULPI interface e suporte a Link} \\ \text{Power Management (LPM)} \\ \\ \text{Micro Acesso Direto à Memória } (\mu DMA) \\ \\ \text{Controlador ARM@ PrimeCell@} \\ 32\text{-channel configurável } \mu DMA \\ \\ \text{General-Purpose Timer (GPTM)} \\ \text{Watchdog Timer (WDT)} \\ \text{Hibernation Module (HIB)} \\ \\ \text{Hibernation Module (HIB)} \\ \\ \text{Ceneral-Purpose Input/Output (GPIO)} \\ \text{Pulse Width Modulator (PWM)} \\ \text{Pulse Width Modulator (PWM)} \\ \text{Quadrature Encoder Interface (QEI)} \\ \text{Analog-to-Digital Converter (ADC)} \\ \text{Controlador Comparador Analógico} \\ \text{Comparador Digital} \\ \text{Comparador Digital} \\ \text{JTAG e Serial Wire Debug (SWD)} \\ \text{I modulo JTAG com ARM SWD integrado} \\ \text{In modulo JTAG com ARM SWD integrado} \\ In modulo JTAG com ARM SWD in the module of th$	Ethernet PHY	,		
$\begin{array}{c} \text{com ULPI interface e suporte a Link} \\ \text{Power Management (LPM)} \\ \\ \text{Micro Acesso Direto à Memória } (\mu DMA) \\ \\ \text{Controlador ARM@ PrimeCell@ } \\ 32\text{-channel configurável } \mu DMA \\ \\ \text{General-Purpose Timer (GPTM)} \\ \text{Watchdog Timer (WDT)} \\ \text{Hibernation Module (HIB)} \\ \\ \text{Hibernation Module (HIB)} \\ \\ \text{Ceneral-Purpose Input/Output (GPIO)} \\ \text{Pulse Width Modulator (PWM)} \\ \text{Pulse Width Modulator (PWM)} \\ \text{Quadrature Encoder Interface (QEI)} \\ \text{Analog-to-Digital Converter (ADC)} \\ \text{Controlador Comparador Analógico} \\ \text{Comparador Digital} \\ \text{Comparador Digital} \\ \text{JTAG e Serial Wire Debug (SWD)} \\ \text{I modulo JTAG com ARM SWD integrado} \\ \text{In modulo JTAG com ARM SWD integrado} \\ In modulo JTAG com ARM SWD in tegrado in modulo JTAG com ARM SWD in tegrado in modulo JTAG com ARM SWD in tegrado in tegrad$	Universal Serial Bus (USB)	USB 2.0 OTG/Host/Device		
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$				
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$		Power Management (LPM)		
General-Purpose Timer (GPTM)  Watchdog Timer (WDT)  Hibernation Module (HIB)  General-Purpose Input/Output (GPIO)  Pulse Width Modulator (PWM)  Quadrature Encoder Interface (QEI)  Analog-to-Digital Converter (ADC)  Controlador Comparador Analógico  Comparador Digital  Comparador Digital  JTAG e Serial Wire Debug (SWD)  Wow-power battery-backed Hibernation module  15 physical GPIO blocks  1 modulo PWM, com 4 geradores PWM e um registador de controle, com um total de 8 saídas PWM.  Um modulo QEI  2 modulos ADC de 12-bit taxa de 2 milhões de amostras/segundo  Três comparadores analógicos independentes  16 comparadores digitais  JTAG e Serial Wire Debug (SWD)  1 modulo JTAG com ARM SWD integrado	Micro Acesso Direto à Memória $(\mu DMA)$			
Watchdog Timer (WDT)  Hibernation Module (HIB)  Cow-power battery-backed Hibernation module  General-Purpose Input/Output (GPIO)  Pulse Width Modulator (PWM)  Pu		32-channel configurável $\mu DMA$		
Hibernation Module (HIB)  General-Purpose Input/Output (GPIO)  Pulse Width Modulator (PWM)  Pulse Width Modulator (PWM)  Quadrature Encoder Interface (QEI)  Analog-to-Digital Converter (ADC)  Controlador Comparador Analógico  Comparador Digital  Comparador Digital  JTAG e Serial Wire Debug (SWD)  Low-power battery-backed Hibernation module  Low-power battery-backed Hibernation module  Low-power battery-backed Hibernation module  15 physical GPIO blocks  1 modulo PWM, com 4 geradores PWM e um registador de controle, com um total de 8 saídas PWM.  Um modulo QEI  2 modulos ADC de 12-bit taxa de 2 milhões de amostras/segundo  Três comparadores analógicos independentes  16 comparadores digitais  JTAG com ARM SWD integrado	General-Purpose Timer (GPTM)	8 blocos 16/32-bit GPTM		
General-Purpose Input/Output (GPIO)  Pulse Width Modulator (PWM)  Pulse Width Modulator (PWM)  Quadrature Encoder Interface (QEI)  Analog-to-Digital Converter (ADC)  Controlador Comparador Analógico  Comparador Digital  Trâs comparadores digitais  JTAG e Serial Wire Debug (SWD)  Hibernation module  15 physical GPIO blocks  1 modulo PWM, com 4 geradores PWM e um registador de controle, com um total de 8 saídas PWM.  Um modulo QEI  2 modulos ADC de 12-bit taxa de 2 milhões de amostras/segundo  Três comparadores analógicos independentes  16 comparadores digitais  JTAG com ARM SWD integrado	Watchdog Timer (WDT)	2 Watchdog Timers		
General-Purpose Input/Output (GPIO)  Pulse Width Modulator (PWM)  Pulse Wi	Hibernation Module (HIB)	Low-power battery-backed		
Pulse Width Modulator (PWM)  1 modulo PWM, com 4 geradores PWM e um registador de controle, com um total de 8 saídas PWM.  Quadrature Encoder Interface (QEI)  Analog-to-Digital Converter (ADC)  Controlador Comparador Analógico  Três comparadores analógicos independentes  Comparador Digital  Trace Serial Wire Debug (SWD)  1 modulo PWM, com 4 geradores PWM e um registador de controle, com um total de 8 saídas PWM.  2 modulo QEI 2 modulos ADC de 12-bit taxa de 2 milhões de amostras/segundo Três comparadores analógicos independentes  16 comparadores digitais  1 modulo JTAG com ARM SWD integrado		Hibernation module		
e um registador de controle, com um total de 8 saídas PWM.  Quadrature Encoder Interface (QEI)  Analog-to-Digital Converter (ADC)  Controlador Comparador Analógico  Comparador Digital  Três comparadores analógicos independentes  Comparador Digital  Trâs comparadores digitais	General-Purpose Input/Output (GPIO)	15 physical GPIO blocks		
com um total de 8 saídas PWM.  Quadrature Encoder Interface (QEI)  Analog-to-Digital Converter (ADC)  Controlador Comparador Analógico  Comparador Digital  Três comparadores analógicos independentes  Comparador Digital  Trace Serial Wire Debug (SWD)  1 modulo JTAG com ARM SWD integrado	Pulse Width Modulator (PWM)	1 modulo PWM , com 4 geradores PWM		
Quadrature Encoder Interface (QEI)Um modulo QEIAnalog-to-Digital Converter (ADC)2 modulos ADC de 12-bit taxa de 2 milhões de amostras/segundoControlador Comparador AnalógicoTrês comparadores analógicos independentesComparador Digital16 comparadores digitaisJTAG e Serial Wire Debug (SWD)1 modulo JTAG com ARM SWD integrado	, ,	e um registador de controle,		
Analog-to-Digital Converter (ADC)  2 modulos ADC de 12-bit taxa de 2 milhões de amostras/segundo  Controlador Comparador Analógico  Três comparadores analógicos independentes  Comparador Digital  16 comparadores digitais  JTAG e Serial Wire Debug (SWD)  1 modulo JTAG com ARM SWD integrado		com um total de 8 saídas PWM.		
taxa de 2 milhões de amostras/segundo  Controlador Comparador Analógico Três comparadores analógicos independentes  Comparador Digital 16 comparadores digitais  JTAG e Serial Wire Debug (SWD) 1 modulo JTAG com ARM SWD integrado	Quadrature Encoder Interface (QEI)	Um modulo QEI		
taxa de 2 milhões de amostras/segundo  Controlador Comparador Analógico Três comparadores analógicos independentes  Comparador Digital 16 comparadores digitais  JTAG e Serial Wire Debug (SWD) 1 modulo JTAG com ARM SWD integrado	Analog-to-Digital Converter (ADC)	2 modulos ADC de 12-bit		
independentes  Comparador Digital 16 comparadores digitais  JTAG e Serial Wire Debug (SWD) 1 modulo JTAG com ARM SWD integrado	, , ,	taxa de 2 milhões de amostras/segundo		
Comparador Digital 16 comparadores digitais  JTAG e Serial Wire Debug (SWD) 1 modulo JTAG com ARM SWD integrado	Controlador Comparador Analógico	Três comparadores analógicos		
JTAG e Serial Wire Debug (SWD) 1 modulo JTAG com ARM SWD integrado		independentes		
JTAG e Serial Wire Debug (SWD) 1 modulo JTAG com ARM SWD integrado	Comparador Digital	16 comparadores digitais		
integrado	JTAG e Serial Wire Debug (SWD)	1 modulo JTAG com ARM SWD		
Encapsulamento 128-pin TQFP		integrado		
	Encapsulamento	128-pin TQFP		
Temperatura de Operação $-40^{\circ}C$ até $105^{\circ}C$	Temperatura de Operação	$-40^{\circ}C$ até $105^{\circ}C$		

Após isso, escolhe-se um nome para o projeto e o diretório que será armazenado, que é normalmente o local do workspace padrão marcando a opção Use default location.

A Texas Instruments disponibiliza um compilador próprio porém será usado aqui o GCC, compilador de código aberto sob a licença GNU. Portanto, em *Compile version* escolhe-se a opção **GNU** com a versão mais recente. As outras opções não precisam ser alteradas.




Figura 6: Configurando o projeto

Clicando em *Finish* o projeto será criado. Para o correto funcionamento do compilador GCC devem-se ainda ser feitos mais alguns ajustes.

Selecionando o projeto criado na barra lateral *Project Explorer*, vá em **Project** > **Properties** como na Figura 7.




Figura 7: Abrindo propriedades do projeto

Na janela de propriedades selecione **Build** > **GNU Compiler** > **Symbols**. Adicione um novo símbolo clicando no botão Add como na Figura 8. Na janela que se abre digite **TARGET\_IS\_TM4C129\_RA1** e clique em OK. Adicione ainda o símbolo **gcc**. Esses símbolos não podem conter erros de escrita, caso contrário causarão erros na hora da compilação. Ao se ter os três símbolos mostrados na Figura 8, selecione **Build** > **GNU Linker** > **Basic**. Na opção  $Set\ start\ address\ digite\ _\mathbf{start}\ como\ na\ Figura\ 9\ e\ clique\ em\ <math>OK$ .




Figura 8: Adicionando símbolo para a compilação no GCC




Figura 9: Configurando endereço de início do Linker do GCC

Ao fim desses passos o projeto estará criado e poderá ser compilado no Code Composer utilizando o GCC.

#### 0.5 Biblioteca TivaWare

Para facilitar a programação do microcontrolador será feito o uso da biblioteca TivaWare fornecida pela Texas Instruments. Tal ferramenta facilita o controle do processador e acesso aos periféricos disponíveis. A TivaWare pode ser obtida no site da empresa gratuitamente.

O site disponibiliza somente a versão para o sistema Windows, que vem em formato executável, sendo preciso apenas dar um clique duplo sobre o arquivo e seguir os passos da instalação. Já para sistemas não derivados do *MS-DOS*, basta abrir este mesmo executável baixado com um aplicativo de descompactação de arquivos e copiar o conteúdo para um diretório qualquer desejado.

A estrutura do TivaWare é composta basicamente de dois diretórios:

driverlib/ Contém o código fonte para os drivers do dispositivo

inc/ Contém os arquivos de cabeçalho que são usados pelos drivers para acessar os registradores do microcontrolador

Os outros arquivos contidos no pacote do Tiva Ware são extras que facilitam alguns usos do microcontrolador. Como o diretório 'examples/' que contém códigos prontos para utilização em alguns dos microcontroladores e periféricos suportados, o 'utils/' com algumas implementações frequentes e a biblioteca 'usblib/' que implementa uma comunicação usb com portes para vários tipos de arquivos.

#### 0.5.1 Incluindo a TivaWare ao projeto

Para a utilização da TivaWare nos projetos que serão apresentados é preciso que as aplicações desenvolvidas tenham acesso à tais bibliotecas. Tal comunicação pode ser feita de dois tipos: *linkando* ou copiando a biblioteca para o diretório do código fonte ou adicionando o diretório da biblioteca nos comandos de compilação.

#### Bibliotecas junto ao código fonte

Este método pode ser feito de dois modos, copiando as bibliotecas para o diretório do código fonte da aplicação, ou *linkando*-as a este diretório.

É importante notar que se os arquivos de código fonte forem portados para outra máquina, somente serão compilados se as bibliotecas estiverem disponíveis nesta. Portanto, sempre que houver memória disponível, é aconselhável que se copie as bibliotecas usadas na aplicação para junto de seu diretório.

Para copiar as bibliotecas é possível apenas copiar as pastas para o diretório do projeto que este será atualizado automaticamente ou ainda arrastar e soltar o diretório ou arquivo da biblioteca sobre o projeto na barra lateral *Project Explorer* no Code Composer que será aberta uma janela intermediária como na figura 10.

Selecionando 'Copy files and folders' os arquivos serão copiados para o diretório do projeto escolhido. Já as duas outras opções criarão somente um *link* do arquivo no diretório especificado na caixa de seleção 'Create link location relative to', deste modo o compilador verá os arquivos como se eles estivessem

neste diretório, porém existe apenas o caminho para alcançá-los. Se acaso eles forem movidos haverá erros de compilação.




Figura 10: Janela de importação de arquivos

#### Inclusão de caminho na compilação

Um outro modo de juntar as bibliotecas ao código fonte é adicionando seu caminho à compilação. Com o projeto selecionado na janela lateral *Project Explorer*, vá em **Project** > **Properties** > **Build** > **GNU Compiler** > **Directories** e clique em *Add*, como na figura 11.

Na janela aberta é possível digitar um caminho para o diretório ou arquivo, mas para prevenir erros existem os botões inferiores que abrirão uma navegação nos diretórios do sistema. Em **Workspace** é possível escolher o caminho para o diretório de um projeto ou de seus subdiretórios. Em **Variables** pode-se escolher o caminho armazenado em uma das variáveis de ambiente do projeto. E finalmente, em **Browse** é possível buscar um diretório navegando pelos arquivos do sistema.




Figura 12: Escolhendo diretórios para incluir na compilação

#### 0.5.2 TivaWare na ROM

O TM4C1294NCPDT possui carregado na memória ROM uma parte da biblioteca de drivers do TivaWare. Isso possibilita a geração de um arquivo menor

na hora da compilação, economizando memória de programa.

Para o uso das funções gravadas na ROM é necessário importar o arquivo de cabeçalho 'driverlib/rom.h' e ainda usar o prefixo ' $ROM_{\_}$ ' junto a função desejada. Por exemplo, para usar a função de configuração de clock do sistema

```
SysCtlClockFreqSet()
```

carregada na ROM, esta deve ser chamada como

```
ROM SysCtlClockFreqSet().
```

Porém, ao chamar tal função da ROM é possível que ela não seja encontrada na hora da compilação. Isso se deve ao fato de que nem todos os hardwares compatíveis com a TivaWare possuem uma memória ROM carregada com sua biblioteca ou mesmo não possua toda ela. Tal problema é resolvido adicionandose o arquivo de cabeçalho  $'driverlib/rom\_map.h'$  e usando o prefixo  $'MAP\_'$ junto às funções ao invés de  $'ROM\_'$ . Para o exemplo da função de configuração de clock, a chamada seria feita da forma

```
MAP\ SysCtlClockFreqSet().
```

Esse arquivo de cabeçalho implementa uma estrutura que confere se a função usada existe na ROM do dispositivo para o qual o código será compilado e só assim a substitui. O prefixo de mapeamento pode ser usado em todas as chamadas de funções implementadas pela TivaWare.

#### 0.6 Sistema de Clock

Introdução ao sistema de clock...

Um exemplo de configuração do clock do microcontrolador é dado a seguir:

## 0.7 Portas de Entrada e Saída de Propósito Geral (GPIOs)

O TM4C1294NCPDT possui 15 portas GPIOs de 8 pinos cada. Elas são nomeadas com as letras de 'A' à 'Q' menos as letras 'I' e 'O'. Algumas das especificações das GPIOs são:

- Possui mais de 90 GPIOS, dependendo da configuração usada
- Pinos específicos possuem ligação com os periféricos do microcontrolador e suas funções devem ser configuradas
- Tensão em configuração de entrada de 3,3 V
- Todas as portas são conectadas ao Barramento de Alta Performance (AHB)
- Mudança rápida de nível de saída da porta a cada ciclo de clock em portas ligadas ao AHB
- Interrupções por pinos nas portas P e Q por bordas de subida, descida ou ambas
- $\bullet$  Podem ser usadas para iniciar uma sequência de amostragem do A/D ou uma transferência  $\mu {\rm DMA}$
- Estado dos pinos podem ser mantidos durante o modo de hibernação; variações de nível nos pinos da porta P podem ser usadas para acordar o sistema da hibernação
- Pinos configurados como entradas digital utilizam circuitos Schmitt-trigger
- Pinos possuem resistores de pull-up e pull-down e limites de corrente para 2, 4, 6, 8, 10 e 12 mA.
- Configuração dreno-aberto habilitada

#### 0.8 UART

O Transmissor/Receptor Assíncrono Universal (*Universal Asynchronous Receiver/Transmitter*, UART), é um periférico de transmissão e recepção de dados usado na comunicação entre dispositivos, sendo esta comunicação realizada de forma serial e assíncrona, ou seja sem a necessidade de transmissão do sinal de clock de referência. Este modo de transmissão faz necessário o uso de apenas duas vias de comunicação uma para a transmissão e outra para a recepção de dados.

#### 0.8.1 Padrão da Comunicação




Figura 13: Protocolo de envio na comunicação UART

Para que a comunicação UART seja realizada é necessário que o sinal de transmissão obedeça a um protocolo. Quando uma palavra é transmitida, primeiro é enviado um bit de início de transmissão para o receptor. Este bit deve ser de nível logico 0 para que a ocorrência da borda de descida sinalize ao receptor que sincronize a amostragem do sinal a ser lido de modo que ela ocorra no meio de cada período de transmissão. Após transmitir os dados é necessário enviar um bit informando a existência de paridade ou não, e por último é enviado um bit de nível lógico alto para informar o fim da transmissão. Esta sintaxe pode ser observada na figura 13.

#### 0.8.2 UART do TM4C1294NCPDT

.....

#### 0.9 Na TivaWare

.....

## 0.10 Exemplos de aplicação

## 0.10.1 Echo da UART

Tabela 2: Características Básicas - TM4C1294NCPDT [1]

Tabela 2: Características Básicas - TM4C1294NCPDT [1]							
Pin Name	Pin Number	Pin Mux	Pin Type	Buffer Type	Description		
U0RX	33	PA0 (1)	I	TTL	UART module		
					0 receive.		
U0TX	34	PA1 (1)	O	TTL	UART module		
					0 transmit.		
U1RX	95	PB0 (1)	I	TTL	UART module		
	102	PQ4 (1)			1 receive.		
U1TX	96	PB1 (1)	O	TTL	UART module		
					1 transmit.		
U2RX	40	PA6 (1)	I	TTL	UART module		
	125	PD4 (1)			2 receive.		
U2TX	41	PA7 (1)	O	TTL	UART module		
	126	PD4 (1)			2 transmit.		
U3RX	37	PA4 (1)	I	TTL	UART module		
	116	PJ0 (1)			3 receive.		
U3TX	38	PA5 (1)	О	TTL	UART module		
	117	PJ1 (1)			3 transmit.		
U4RX	18	PK0 (1)	I	TTL	UART module		
	35	PA2 (1)			4 receive.		
U4TX	19	PA5 (1)	O	TTL	UART module		
	36	PJ1 (1)			3 transmit.		
U5RX	23	PC6 (1)	I	TTL	UART module		
					5 receive.		
U5TX	22	PC7 (1)	O	TTL	UART module		
					5 transmit.		
U6RX	118	PP0 (1)	I	TTL	UART module		
					6 receive.		
U6TX	119	PP1 (1)	O	TTL	UART module		
					6 transmit.		
U7RX	25	PC4 (1)	I	TTL	UART module		
					7 receive.		
U7TX	24	PC5 (1)	О	TTL	UART module		
•	•	•	•				

```
1 #include <stdint.h>
  #include <stdbool.h>
3 #include "inc/hw_ints.h"
  #include "inc/hw_memmap.h"
5 #include "driverlib/rom.h"
  #include "driverlib/rom_map.h"
7 #include "driverlib/sysctl.h"
  #include "driverlib/uart.h"
9 #include "driverlib/pin_map.h"
```

```
#include "driverlib/gpio.h"
  // Altere para o tamanho do buffer de entrada desejado
13 #define INP_BUF_SIZ 20
15 void UARTConfigure() {
    // Habilita GPIO A usado na comunicacao da UART O
    MAP_SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOA);
19
    // Aguarda 3 SysCtlDelay. Aproximadamente 10 ciclos de
      clock
    MAP_SysCtlDelay(3);
    // Configura PAO no modo Rx da UART O
    MAP_GPIOPinConfigure(GPIO_PAO_UORX);
    // Configura PA1 no modo Tx da UART O
    MAP_GPIOPinConfigure(GPIO_PA1_UOTX);
25
27
    // Habilita UART 0
    MAP_SysCtlPeripheralEnable(SYSCTL_PERIPH_UARTO);
    // Configura PAO e PA1 como pinos de comunicacao da UART
    MAP_GPIOPinTypeUART(GPIO_PORTA_BASE, GPIO_PIN_O |
      GPIO_PIN_1);
31
    // Configura UART 0 com fonte de clock 120MHz para 115.200
       baud 8N1
    MAP_UARTConfigSetExpClk(UARTO_BASE, 120000000, 115200, (
      UART_CONFIG_WLEN_8 | UART_CONFIG_STOP_ONE |
      UART_CONFIG_PAR_NONE));
33
35
    // Habilita interrupcoes no processador
    MAP_IntMasterEnable();
    // Habilita interrupcao da UART 0
    MAP_IntEnable(INT_UARTO);
39
    // Configura pinos de interrupcao da UART 0
    MAP_UARTIntEnable(UARTO_BASE, UART_INT_RX | UART_INT_RT);
41 }
43 void UARTIntHandler(void) {
    uint32_t statusInterrupt;
    uint8_t buffer;
45
    // Salva o status de interrupcao da UART O
    statusInterrupt = MAP_UARTIntStatus(UARTO_BASE, true);
49
    // Limpa interrupcoes encontradas na UART 0
51
    MAP_UARTIntClear(UARTO_BASE, statusInterrupt);
53
    // Enquanto houver caracteres na FIFO de transmissao para
      serem enviados
    while (MAP_UARTCharsAvail(UARTO_BASE)) {
55
      // Le proximo caractere recebido
```

```
buffer = MAP_UARTCharGetNonBlocking(UARTO_BASE);
       // Envia caractere lido de volta para a UART O
       MAP_UARTCharPutNonBlocking(UARTO_BASE, buffer);
61
    }
  }
63
  int main(void) {
65
    MAP_SysCtlMOSCConfigSet(SYSCTL_MOSC_HIGHFREQ);
67
    {\tt MAP\_SysCtlClockFreqSet((SYSCTL\_XTAL\_25MHZ\ |\ }
      SYSCTL_OSC_MAIN | SYSCTL_USE_PLL | SYSCTL_CFG_VCO_480),
      120000000);
69
71
     // Funcao de inicializacao da UART
     UARTConfigure();
73
     while (1);
75
    return 0;
77 }
```

Código 1: Código de exemplo




Figura 4: Diagrama de Blocos - TM4C1294NCPDT [1]




Figura 11: Incluindo diretórios para compilação

## Bibliography

[1] T. I. Incorporated. Tiva  $^{\text{\tiny TM}}$  TM4C1294NCPDT Microcontroller - DATA SHEET.