ESPECIFICAÇÃO DO PROJETO 2021.1 (Primeira Unidade)

Projeto da ULA

O projeto da ULA precisa ser acoplado a um decodificador binário para display de sete segmentos que também será desenvolvido. Este projeto da primeira unidade deve ser desenvolvido totalmente baseado em portas lógicas.

O projeto deve estar pronto para baixar na placa de prototipação DE2-70, inclusive com as pinagens configuradas. As respectivas pinagens (associação de um sinal entrada/saída com um pino do FPGA) estão especificadas abaixo.

Deverá ser entregue um relatório impresso ao monitor juntamente com o código fonte (pasta completa do projeto compactada), detalhando cada fase desenvolvida, que deve conter:

- a) Capa com identificação dos alunos
- b) Visão Geral do Projeto (figura ilustrando o sistema completo em blocos). Explicar sucintamente nesta etapa cada módulo desenvolvido.
- c) Tabelas da Verdade (sempre que aplicável) e cálculos (reduções e mapas-k)
- d) Circuito projetado de cada módulo e simulação (waveform)
- e) Circuito com todo sistema conectado e simulação (waveform)
- f) Conclusão

A unidade lógica e aritmética deverá ser capaz de executar as seguintes operações, que serão selecionadas a partir dos códigos da tabela abaixo:

Seleção			Função		
S ₂	S ₁	S ₀			
0	0	0	F = A + B		
0	0	1	F = A - B		
0	1	0	F = Complemento a 2 de B		
0	1	1	F = A = B		
1	0	0	F = A > B		
1	0	1	F = A < B		
1	1	0	F = A AND B		
1	1	1	F = A XOR B		


Entradas:

- Dois vetores A e B de 5 bits (1 para o sinal e 4 para o módulo) representando os operandos. O formato é sempre este na entrada. O usuário não deve ser preocupar com complemento de 2. Se o número for negativo, o bit mais significativo deve ser 1 caso contrário 0.
- 2. Um vetor S de 3 bits representando o seletor da operação segundo a tabela anterior.

Saídas:

- 1. Um vetor F de 5 bits representando o resultado da operação (para os casos em que a operação retorna um vetor), como indicado na figura abaixo. O quinto bit na saída, bit mais significativo, é o carry e não o bit de sinal. Este dado deve ser binário e não complementado a dois. Qualquer complementação necessária deve ser feita internamento na ULA.
- 2. 1 (LED) para indicar que o resultado é negativo (aceso quando negativo e apagado quando positivo).
- 3. 1 (LED) representando o status (para as operações que retornam um booleano).
- 4. 5 LEDs para replicar a saída F. O resultado da operação aritmética deve ser mostrada nos displays de 7 segmentos e também replicada nesses 5 leds. Nesses leds devem também ser mostrados as operações de AND e XOR bit a bit, assim como complemento 2, soma e subtração.

Diagrama do Projeto



Observações

Os números A e B usados como entrada devem replicar os valores em displays de sete segmentos, assim como a saída F.

Pinagem:

HEX1_D[0]

HEX1 D[1]

HEX1 D[2]

HEX1 D[3]

HEX1_D[4]

HEX1_D[5]

HEX1_D[6]

HEX1_DP

PIN_AG13

PIN AE16

PIN AF16

PIN AG16

PIN AE17

PIN_AF17

PIN_AD17

PIN_AC17

Seven Segment Digit 1[0]

Seven Segment Digit 1[1]

Seven Segment Digit 1[2]

Seven Seament Digit 1[3]

Seven Segment Digit 1[4]

Seven Segment Digit 1[5]

Seven Segment Digit 1[6]

Seven Segment Decimal Point 1

O FPGA Cyclone II para o qual o projeto será baixado é o EP2C70F896C6.




Table 5.1	Pin	assignments	for the	toggle	ewitches
lable 5.1.	$_{\rm Pln}$	assignments	for the	toggie	switches.

PIN AD24

PIN AE27

PIN W5

PIN_U9

PIN L5

PIN L4

PIN_L7

PIN_L8

SW[9]

SW[10]

SW[16]

SW[17]

Toggle Switch[8]

Toggle Switch[9]

Toggle Switch[10]

Toggle Switch[11]

Toggle Switch[12]

Toggle Switch[13]

Toggle Switch[14]

Toggle Switch[15]

Toggle Switch[16]

Toggle Switch[17]

Informações sobre clock (Neste projeto não será necessário)

Signal Name	FPGA Pin No.	Description		
CLK_28	PIN_E16	28 MHz clock input		
CLK_50	PIN_AD15	50 MHz clock input		
CLK_50_2	PIN_D16	50 MHz clock input		
CLK_50_3	PIN_R28	50 MHz clock input		
CLK_50_4	PIN_R3	50 MHz clock input		
EXT_CLOCK PIN_R29		External (SMA) clock input		

Table 5.5. Pin assignments for the clock inputs.