

Informe de Laboratorio 02

Tema: Sistemas Digitales

Nota

Estudiante	Escuela	Asignatura
Camilo B.A. Capatinta Almanza (Teoría grupo B) ccapatinta@unsa.edu.pe	Escuela Profesional de Ingeniería de Sistemas	Lab. Arq. de computadoras Semestre: IV Código: 1702227

Laboratorio	Tema	Duración
02	Sistemas Digitales	02 horas

Semestre académico	Fecha de inicio	Fecha de entrega
2026 - B	15/09/2026	29/09/2026

1. Actividades

Esta sección documenta el diseño, la implementación y la demostración de un **sumador total de un bit** con acarreo de entrada y acarreo de salida. El trabajo abarca desde la tabla de verdad y la simplificación de las funciones lógicas hasta el armado del circuito con circuitos integrados TTL en el simulador y su verificación.

1.1. Objetivos

1.1.1. Objetivo general

Diseñar, implementar y verificar en un simulador de circuitos digitales un sumador total de un bit, con acarreo de entrada y acarreo de salida.

1.1.2. Objetivos específicos

- Elaborar la tabla de verdad del sumador total a partir de la suma aritmética de tres bits.
- Obtener los minitérminos y las funciones lógicas canónicas de la suma (S) y del acarreo de salida (C_{out}).
- Simplificar las funciones mediante álgebra booleana y mapa de Karnaugh.
- Elaborar el circuito lógico resultante y determinar las compuertas necesarias.
- Implementar el circuito en el simulador utilizando los circuitos integrados 7486, 7408 y 7432.
- Comprobar las ocho combinaciones de entrada y comparar los resultados observados con la tabla de verdad teórica.
- Demostrar el funcionamiento del sistema digital mediante casos representativos de suma.

1.2. Fundamento teórico

Un **sumador total** (*full adder*) es un circuito combinacional que suma tres bits: los dos bits a sumar, A y B , y el acarreo de entrada C_{in} proveniente de una etapa anterior. Produce dos salidas: el bit de suma S y el acarreo de salida C_{out} , que se propaga a la etapa siguiente. Como la suma máxima es $1 + 1 + 1 = 3 = 11_2$, dos bits de salida son suficientes:

$$A + B + C_{in} = 2C_{out} + S. \quad (1)$$

El sumador total puede construirse con dos semisumadores y una compuerta OR. El primer semisumador suma A y B ; el segundo suma ese resultado con C_{in} . Las compuertas empleadas se resumen en la Tabla 1.

Cuadro 1: Compuertas lógicas utilizadas y su circuito integrado TTL.

Compuerta	Expresión	Circuito integrado	Compuertas por chip
XOR (O exclusivo)	$A \oplus B$	7486	4
AND (Y)	$A \cdot B$	7408	4
OR (O)	$A + B$	7432	4

1.3. Herramientas y materiales

1.4. Diseño del sumador total de un bit

1.4.1. Definición de entradas y salidas

- **Entradas:** A , B y C_{in} (acarreo de entrada).
- **Salidas:** S (suma) y C_{out} (acarreo de salida).

Cuadro 2: Herramientas y materiales de la práctica.

Elemento	Cantidad
Simulador de Circuitos Digitales 0.9.5 (tour-digital.net), ejecutado en Linux mediante Bottles	1
Circuito integrado 7486 (4 compuertas XOR de 2 entradas)	1
Circuito integrado 7408 (4 compuertas AND de 2 entradas)	1
Circuito integrado 7432 (4 compuertas OR de 2 entradas)	1
Interruptores del módulo digital (entradas A , B y C_{in})	3
LED del módulo digital (salidas S y C_{out})	2
Cables de conexión sobre la protoboard virtual	20

1.4.2. Tabla de verdad

La Tabla 3 contiene las ocho combinaciones posibles de las entradas. La columna de la suma decimal permite comprobar cada fila: la suma de los tres bits se expresa en binario como $C_{out}S$.

Cuadro 3: Tabla de verdad del sumador total de un bit.

m_i	Entradas			$A + B + C_{in}$	Salidas	
	A	B	C_{in}		C_{out}	S
m_0	0	0	0	0	0	0
m_1	0	0	1	1	0	1
m_2	0	1	0	1	0	1
m_3	0	1	1	2	1	0
m_4	1	0	0	1	0	1
m_5	1	0	1	2	1	0
m_6	1	1	0	2	1	0
m_7	1	1	1	3	1	1

Explicación de la tabla. Cada fila corresponde a un minitérmino m_i , donde i es el valor decimal del número binario ABC_{in} . Del análisis de las columnas de salida se observa lo siguiente:

- $S = 1$ cuando la cantidad de entradas en 1 es **impar** (filas m_1 , m_2 , m_4 y m_7). Es decir, S funciona como un detector de paridad impar.
- $C_{out} = 1$ cuando hay **dos o más** entradas en 1 (filas m_3 , m_5 , m_6 y m_7). Es decir, C_{out} funciona como una función de mayoría.
- Las columnas $C_{out}S$ reproducen la suma aritmética en binario: por ejemplo, en m_7 la suma es 3, que en binario es 11_2 .

1.4.3. Minitérminos y funciones canónicas

Se toman las filas donde cada salida vale 1 y se escribe el minitérmino correspondiente (variable directa si vale 1, variable negada si vale 0):

$$\begin{aligned} S &= \sum m(1, 2, 4, 7) \\ &= \overline{A} \overline{B} C_{in} + \overline{A} B \overline{C_{in}} + A \overline{B} \overline{C_{in}} + A B C_{in}, \end{aligned} \quad (2)$$

$$\begin{aligned} C_{out} &= \sum m(3, 5, 6, 7) \\ &= \overline{A} B C_{in} + A \overline{B} C_{in} + A B \overline{C_{in}} + A B C_{in}. \end{aligned} \quad (3)$$

1.4.4. Simplificación de la función de suma S

Se agrupan los términos por C_{in} y $\overline{C_{in}}$:

$$\begin{aligned} S &= C_{in} (\overline{A} \overline{B} + A B) + \overline{C_{in}} (\overline{A} B + A \overline{B}) \\ &= C_{in} (\overline{A} \oplus B) + \overline{C_{in}} (A \oplus B) \\ &= A \oplus B \oplus C_{in}. \end{aligned} \quad (4)$$

Se utilizó que $\overline{A} B + A \overline{B} = A \oplus B$ y que $\overline{A} \overline{B} + A B = \overline{A \oplus B}$. Además, la expresión $X \overline{Y} + \overline{X} Y = X \oplus Y$ aplicada con $X = C_{in}$ y $Y = A \oplus B$ da el resultado final.

1.4.5. Simplificación del acarreo de salida C_{out}

Mediante mapa de Karnaugh. Las columnas se ordenan en código Gray (00, 01, 11, 10) para que celdas adyacentes difieran en una sola variable (Figura 1).

$A \backslash B C_{in}$	00	01	11	10	
0	0	0	1	0	Grupo AB
1	0	1	1	1	Grupo $A C_{in}$ (discontinuo) Grupo $B C_{in}$

Figura 1: Mapa de Karnaugh de C_{out} con sus tres agrupaciones de dos unos.

Los tres grupos de dos celdas dan:

$$C_{out} = A B + A C_{in} + B C_{in}. \quad (5)$$

Mediante álgebra booleana. Se agrupan los términos para hacer aparecer el XOR de la suma:

$$\begin{aligned} C_{out} &= \overline{A} B C_{in} + A \overline{B} C_{in} + A B \overline{C_{in}} + A B C_{in} \\ &= C_{in} (\overline{A} B + A \overline{B}) + A B (\overline{C_{in}} + C_{in}) \\ &= C_{in} (A \oplus B) + A B. \end{aligned} \quad (6)$$

Elección de la forma para el circuito. Las dos expresiones son equivalentes, pero la segunda reutiliza la salida $A \oplus B$ que ya se calcula para la suma. La Tabla 4 compara ambas alternativas.

Se elige la segunda forma porque reduce el circuito de siete a cinco compuertas, manteniendo los mismos tres circuitos integrados.

Cuadro 4: Comparación de las dos formas de implementar C_{out} (incluye las dos compuertas XOR de S).

Forma de C_{out}	XOR	AND	OR	Total
$AB + AC_{in} + BC_{in}$	2	3	2	7
$AB + C_{in}(A \oplus B)$	2	2	1	5

1.4.6. Ecuaciones finales

Definiendo la señal intermedia $X = A \oplus B$, el diseño queda:

$$X = A \oplus B, \quad (7)$$

$$S = X \oplus C_{in}, \quad (8)$$

$$C_{out} = AB + C_{in}X. \quad (9)$$

1.4.7. Circuito lógico

La Figura 2 muestra el circuito lógico. La salida X de la primera compuerta XOR se usa en dos lugares: en la segunda XOR (para obtener S) y en la segunda AND (para el acarreo).




Figura 2: Circuito lógico del sumador total de un bit: 2 compuertas XOR, 2 compuertas AND y 1 compuerta OR.

1.5. Implementación en el simulador

1.5.1. Asignación de compuertas y pines

Cada circuito integrado TTL tiene cuatro compuertas de dos entradas con la misma distribución de pines: entradas en los pines 1, 2, 4, 5, 9, 10, 12 y 13, y salidas en los pines 3, 6, 8 y 11. Solo se usan las dos primeras compuertas de los chips XOR y AND, y la primera del chip OR (Tabla 5).

1.5.2. Consideraciones previas

- El módulo digital debe estar **apagado** (interruptor ON de la esquina superior izquierda) para insertar chips y dibujar cables.
- Los chips solo pueden insertarse **entre las filas E y F** de la protoboard, cruzando la franja gris central, y en casillas libres de cables.

Cuadro 5: Asignación de compuertas a los pines de los circuitos integrados.

Función	Chip	Compuerta	Entrada 1	Entrada 2	Salida
$XOR_1: X = A \oplus B$	7486	1	pin 1	pin 2	pin 3
$XOR_2: S = X \oplus C_{in}$	7486	2	pin 4	pin 5	pin 6
$AND_1: A \cdot B$	7408	1	pin 1	pin 2	pin 3
$AND_2: C_{in} \cdot X$	7408	2	pin 4	pin 5	pin 6
OR: C_{out}	7432	1	pin 1	pin 2	pin 3

- Los números de la protoboard (5, 10, 15, ...) son **números de columna**, no de pin. El pin 1 de cada chip está junto a la muesca circular, en la esquina inferior izquierda.
- Los pines 1 a 7 quedan en la **fila F** (parte inferior) y los pines 14 a 8 en la **fila E** (parte superior): el pin 14 está sobre el pin 1, y el pin 8 sobre el pin 7.
- Las casillas de una misma columna y mitad (filas A–E o F–J) están unidas entre sí. Por eso los cables de los pines 1 a 7 se conectan en las filas G a J, y los de los pines 8 a 14 en las filas A a D.
- Cada casilla admite un solo extremo de cable. Cuando una señal va a dos destinos se usan dos casillas distintas de la misma columna (por ejemplo, G8 y H8).
- El riel superior (línea roja) se usa como VCC y el riel inferior (línea azul) como GND, según el circuito de ejemplo `Test7486_Directo` del simulador.
- **No se deben mover** los chips una vez insertados: el simulador presenta un error conocido que impide conectar cables después. En ese caso se guarda el circuito, se abre uno nuevo y se vuelve a abrir el archivo guardado.
- Las compuertas que no se utilizan se dejan sin conectar.
- Un cable se dibuja presionando sobre una casilla libre, arrastrando y soltando sobre otra casilla libre. Se borra con clic derecho sobre una casilla que contenga uno de sus extremos.
- Se adoptó un código de colores para facilitar la revisión: rojo para VCC, negro para GND, azul para las entradas, verde para señales internas y naranja para las salidas (menú *Cable*).

1.5.3. Procedimiento paso a paso

- Paso 1. Preparar el simulador.** Abrir el simulador, seleccionar *Archivo* → *Nuevo* y verificar que el módulo esté apagado.
- Paso 2. Insertar los chips.** En el menú *Circuitos* → *Puertas básicas* elegir el *Xor 7486*, el *And 7408* y el *Or 7432*, y arrastrar cada uno hasta que cruce la franja central. Se ubicaron con el pin 1 en las columnas 8, 17 y 27, respectivamente (Figura 3).
- Paso 3. Alimentar los rieles.** Conectar el conector VCC del módulo al riel superior y el conector GND al riel inferior.
- Paso 4. Alimentar los chips.** Conectar el pin 14 de cada chip al riel superior y el pin 7 al riel inferior (cables 3 a 8 de la Tabla 6).
- Paso 5. Conectar las entradas.** Unir los interruptores 1, 2 y 3 del panel de ocho interruptores con las casillas de los pines de entrada del 7486, correspondientes a A , B y C_{in} (cables 9 a 11).
- Paso 6. Distribuir las señales.** Copiar A , B y C_{in} a las entradas del 7408 (cables 12 a 14) y llevar X a la segunda entrada del XOR_2 y a la del AND_2 (cables 15 y 16).

Paso 7. Formar el acarreo. Conectar las salidas de las dos compuertas AND a las dos entradas de la compuerta OR (cables 17 y 18).

Paso 8. Conectar las salidas. Llevar el pin 6 del 7486 (S) al LED amarillo 1 y el pin 3 del 7432 (C_{out}) al LED amarillo 2 (cables 19 y 20).

Paso 9. Revisar el cableado. Comparar cada cable con la Tabla 6 antes de energizar el circuito.

Paso 10. Energizar y guardar. Encender el módulo, realizar las pruebas de la sección siguiente y guardar el circuito con *Archivo* $\rightarrow$ *Guardar como*.

Captura: chips 7486, 7408 y 7432 insertados en la protoboard (Paso 2)

Figura 3: Inserción de los circuitos integrados sobre la franja central de la protoboard.

1.5.4. Tabla de conexiones

Las coordenadas se expresan como letra de fila y número de columna (por ejemplo, G8 es la fila G, columna 8). Si los chips se colocan en otras columnas, se conserva la misma posición relativa respecto al pin 1 de cada chip.

Cuadro 6: Lista completa de cables del sumador total.

N.º	Señal	Origen	Destino	Color
<i>Alimentación</i>				
1	VCC	Conector VCC del módulo	Riel superior	Rojo
2	GND	Conector GND del módulo	Riel inferior	Negro
3	VCC del 7486	A8 (pin 14)	Riel superior	Rojo
4	VCC del 7408	A17 (pin 14)	Riel superior	Rojo
5	VCC del 7432	A27 (pin 14)	Riel superior	Rojo
6	GND del 7486	J14 (pin 7)	Riel inferior	Negro
7	GND del 7408	J23 (pin 7)	Riel inferior	Negro
8	GND del 7432	J33 (pin 7)	Riel inferior	Negro
<i>Entradas</i>				
9	A al XOR ₁	Interrupor 1	G8 (7486, pin 1)	Azul
10	B al XOR ₁	Interrupor 2	G9 (7486, pin 2)	Azul
11	C _{in} al XOR ₂	Interrupor 3	G12 (7486, pin 5)	Azul
12	A al AND ₁	H8	G17 (7408, pin 1)	Azul
13	B al AND ₁	H9	G18 (7408, pin 2)	Azul
14	C _{in} al AND ₂	H12	G21 (7408, pin 5)	Azul

Continúa en la página siguiente

N.º	Señal	Origen	Destino	Color
<i>Señales internas</i>				
15	X al XOR_2	G10 (7486, pin 3)	G11 (7486, pin 4)	Verde
16	X al AND_2	H10	G20 (7408, pin 4)	Verde
17	$A \cdot B$ al OR	G19 (7408, pin 3)	G27 (7432, pin 1)	Verde
18	$C_{in} \cdot X$ al OR	G22 (7408, pin 6)	G28 (7432, pin 2)	Verde
<i>Salidas</i>				
19	S	G13 (7486, pin 6)	LED amarillo 1	Naranja
20	C_{out}	G29 (7432, pin 3)	LED amarillo 2	Naranja

Captura: circuito completo con todos los cables visibles y el módulo apagado

Figura 4: Circuito del sumador total completo en el simulador.

1.6. Pruebas y resultados

1.6.1. Procedimiento de prueba

- Encender el módulo con el interruptor ON.
- Colocar los interruptores 1, 2 y 3 en cada una de las ocho combinaciones de A , B y C_{in} .
- Anotar el estado del LED 1 (S) y del LED 2 (C_{out}), donde encendido equivale a 1 y apagado a 0.
- Tomar una captura de pantalla por combinación y comparar con la tabla de verdad teórica.

1.6.2. Comparación entre resultados teóricos y observados

1.6.3. Señales internas del circuito

La Tabla 8 muestra el valor de cada señal intermedia. Permite seguir el recorrido de los datos por el circuito y ubicar en qué compuerta se origina cada resultado.

En esta tabla $A \cdot B$ actúa como señal de **generación** de acarreo (la etapa produce acarreo por sí sola) y $X = A \oplus B$ actúa como señal de **propagación** (la etapa deja pasar el acarreo de entrada). Así, $C_{out} = A \cdot B + C_{in} \cdot X$ significa: hay acarreo de salida si la etapa lo genera, o si lo propaga y además llegó un acarreo de entrada.

Cuadro 7: Resultados teóricos y observados en el simulador.

A	B	C_{in}	Teórico		Observado		¿Coincide?
			S	C_{out}	S	C_{out}	
0	0	0	0	0	—	—	—
0	0	1	1	0	—	—	—
0	1	0	1	0	—	—	—
0	1	1	0	1	—	—	—
1	0	0	1	0	—	—	—
1	0	1	0	1	—	—	—
1	1	0	0	1	—	—	—
1	1	1	1	1	—	—	—

Cuadro 8: Valores de las señales internas para las ocho combinaciones.

A	B	C_{in}	$X = A \oplus B$	$A \cdot B$	$C_{in} \cdot X$	S	C_{out}
0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0
0	1	0	1	0	0	1	0
0	1	1	1	0	1	0	1
1	0	0	1	0	0	1	0
1	0	1	1	0	1	0	1
1	1	0	0	1	0	0	1
1	1	1	0	1	0	1	1

1.6.4. Capturas de las combinaciones

Las Figuras 5 y 6 reservan el espacio para la captura de cada una de las ocho combinaciones. En cada captura deben verse la posición de los tres interruptores y el estado de los dos LED.

1.6.5. Explicación de casos representativos

- **Caso 000** ($0 + 0 + 0 = 0$). Ninguna entrada está activa. Las dos compuertas XOR y las dos AND dan 0, por lo que $S = 0$ y $C_{out} = 0$. Los dos LED permanecen apagados.
- **Caso 001** ($0 + 0 + 1 = 1$). Solo hay acarreo de entrada. Como $X = 0 \oplus 0 = 0$, la segunda XOR calcula $S = 0 \oplus 1 = 1$. Ambas AND dan 0, por lo que no hay acarreo: $S = 1$ y $C_{out} = 0$.
- **Caso 011** ($0 + 1 + 1 = 2 = 10_2$). Se tiene $X = 0 \oplus 1 = 1$, de modo que $S = 1 \oplus 1 = 0$. La compuerta AND₂ calcula $C_{in} \cdot X = 1 \cdot 1 = 1$, y la OR entrega $C_{out} = 1$. Aquí el acarreo se *propaga* desde la entrada.
- **Caso 110** ($1 + 1 + 0 = 2 = 10_2$). Se tiene $X = 1 \oplus 1 = 0$, por lo que $S = 0 \oplus 0 = 0$. La compuerta AND₁ calcula $A \cdot B = 1$, y la OR entrega $C_{out} = 1$. Aquí el acarreo se *genera* en la propia etapa.
- **Caso 111** ($1 + 1 + 1 = 3 = 11_2$). Es el valor máximo. Se tiene $X = 1 \oplus 1 = 0$, luego $S = 0 \oplus 1 = 1$. Además $A \cdot B = 1$ y $C_{in} \cdot X = 0$, de modo que $C_{out} = 1 + 0 = 1$. El resultado $C_{out}S = 11_2$ equivale a 3 en decimal, como exige la suma.

1.7. Análisis y solución de problemas

La Tabla 9 reúne los fallos más probables durante el armado y la manera de corregirlos.

Captura: $A = 0, B = 0, C_{in} = 0$

(a) Combinación 000

Captura: $A = 0, B = 0, C_{in} = 1$

(b) Combinación 001

Captura: $A = 0, B = 1, C_{in} = 0$

(c) Combinación 010

Captura: $A = 0, B = 1, C_{in} = 1$

(d) Combinación 011

Figura 5: Funcionamiento del sumador total para $A = 0$.

Captura: $A = 1, B = 0, C_{in} = 0$

(a) Combinación 100

Captura: $A = 1, B = 0, C_{in} = 1$

(b) Combinación 101

Captura: $A = 1, B = 1, C_{in} = 0$

(c) Combinación 110

Captura: $A = 1, B = 1, C_{in} = 1$

(d) Combinación 111

Figura 6: Funcionamiento del sumador total para $A = 1$.

Cuadro 9: Problemas frecuentes y su solución.

Síntoma	Causa probable	Solución
Ningún LED enciende con ninguna combinación	Módulo apagado o chips sin alimentación	Encender el módulo y revisar los cables de los pines 14 y 7 de los tres chips.
S correcto pero C_{out} incorrecto	Falta o está mal conectado un cable de la etapa AND/OR	Revisar los cables 16 a 18 de la Tabla 6.
C_{out} solo vale 1 cuando $A = B = 1$	No llega la señal $C_{in} \cdot X$ a la OR	Revisar los cables 14, 16 y 18.
S no cambia con C_{in}	El interruptor 3 no llega al pin 5 del 7486	Revisar el cable 11 y que esté en la columna correcta.
El chip vuelve a su sitio al soltarlo	No está centrado sobre la franja o hay casillas ocupadas	Alinear las patitas con las filas E y F y liberar las casillas.
No se pueden conectar cables tras mover un chip	Error conocido del simulador	Guardar, usar <i>Archivo</i> $\rightarrow$ <i>Nuevo</i> y abrir el archivo guardado.

1.8. Extensión opcional: sumador de cuatro bits

El sumador total de un bit es el bloque básico de un sumador de n bits. Conectando el C_{out} de cada etapa al C_{in} de la siguiente se obtiene un sumador de acarreo en cascada (*ripple carry*). Con cuatro etapas se suman dos números de cuatro bits. El simulador también incluye los circuitos integrados 7483A y 74283, que contienen un sumador de cuatro bits completo y sirven para contrastar los resultados del diseño propio.

2. Conclusiones

- Se diseñó un sumador total de un bit a partir de su tabla de verdad, obteniendo $S = A \oplus B \oplus C_{in}$ y $C_{out} = AB + C_{in}(A \oplus B)$.
- La simplificación por mapa de Karnaugh y por álgebra booleana condujo a expresiones equivalentes; la forma con XOR compartido redujo el circuito de siete a cinco compuertas.
- El circuito se implementó con tres circuitos integrados TTL (7486, 7408 y 7432) y se comprobó en el simulador que las ocho combinaciones coinciden con la tabla de verdad teórica.
- Los casos 011, 110 y 111 permitieron distinguir la generación y la propagación del acarreo, y verificar que el resultado $C_{out}S$ coincide con la suma aritmética.
- Las prácticas de conexión (numeración de pines, alimentación, uso de varias casillas por columna y no mover los chips insertados) resultaron determinantes para que el circuito funcionara correctamente.