

ESCOLA DE ENGENHARIA
DEPARTAMENTO DE ENGENHARIA ELETRÔNICA
LABORATÓRIO DE SISTEMAS DIGITAIS
PROF. HERMES AGUIAR MAGALHÃES

SISTEMA DE AUTOATENDIMENTO PARA BIBLIOTECAS

Guilherme de Souza Campos Yan Victor Gomes Ferreira

> Belo Horizonte Junho de 2022

Introdução

No ambiente de uma biblioteca, é fundamental existir uma forma eficiente e segura de realizar o empréstimo e a devolução de livros. Na biblioteca da Escola de Engenharia da UFMG, a forma vigente como isso é feito se baseia em uma recepção na qual o usuário da biblioteca precisa passar para negociar o empréstimo ou devolução do livro com uma bibliotecária. Porém, por ser simples e repetitiva, a tarefa de realização do empréstimo ou devolução de um livro é passível de automatização, dispensando a presença de funcionários na recepção da biblioteca durante todo o seu período de funcionamento e, assim, representando uma possibilidade de redução de custos para a universidade. Diante disso, o presente trabalho foi desenvolvido com o intuito de projetar um sistema digital capaz de automatizar o empréstimo e a devolução de livros.

Como o sistema foi desenvolvido baseado na forma de funcionamento da biblioteca da Escola de Engenharia, um dos pilares do seu funcionamento é a chipagem de todos os livros do acervo da biblioteca, como ocorre no ambiente em questão. A nível de simplificação, o grupo definiu essa chipagem como sendo feita de forma com que cada livro emita um sinal de rádio único, com um **código binário de 16-bits**. Esse código pode ser lido por um sistema de portais antifurto, ilustrados na Fig. 1, equipados com um alarme que dispara se um aluno tentar sair da biblioteca com um livro cujo empréstimo ainda não foi realizado.




Figura 1 - Sistema de Portais Antifurto

Tomando como inspiração a tecnologia dos caixas eletrônicos que, no ambiente bancário, permitem ao cliente realizar as operações que deseja sem o intermédio de um funcionário do banco, o sistema desenvolvido pelo grupo funciona como um "caixa eletrônico para livros", orientando o usuário da biblioteca na realização do empréstimo ou da devolução de uma obra e controlando o sistema antifurtos para evitar que um livro saia da biblioteca sem antes ser emprestado.

Para a utilização desse "caixa eletrônico", ainda, cada aluno possui um **cartão que armazena um vetor de 32-bits**, sendo os primeiros 16-bits correspondentes ao seu número de identificação e os últimos 16-bits correspondentes a um código, que pode ser o código do livro que ele deve à biblioteca, no caso de ele estar em débito, ou um vetor de zeros, no caso de ele não estar em débito.

Componentes do sistema

Para realizar as funções desejadas, o sistema conta com um processador e componentes periféricos, cujas conexões estão representadas no diagrama de blocos da Fig. 2:



Os componentes periféricos do sistema permitem a sua interação com o usuário e com o mundo externo, sendo eles:

• Leitor de Cartão:

 Permite ao sistema ler as informações armazenadas no cartão do aluno - ou seja, o seu número de identificação e o código do livro (ou vetor de zeros) associado a ele - e sobrescrever essas informações quando necessário.

Entradas:

memória (32-bits): valor que é armazenado na memória do cartão após o empréstimo ou devolução de um livro. Se foi feito um empréstimo, é armazenado na memória o número de identificação do aluno (16-bits) concatenado com o código do livro emprestado (16-bits). Se foi feita uma devolução, é armazenado na memória o número de identificação do aluno concatenado com um vetor de zeros (16-bits).

∘ <u>Saídas</u>:

- *id* (16-bits): número de identificação do aluno, correspondendo aos primeiros 16-bits armazenados na memória do cartão lido.
- cód_concatenado (16-bits): código concatenado ao número de identificação do aluno na memória do cartão. Se ele deve algum livro à biblioteca, esse código corresponde ao código do livro. Se não, o código é um vetor de zeros.

• Leitor de Códigos:

- Permite ao sistema ler o código do livro que o aluno quer pegar ou devolver à biblioteca
- Entradas: -
- o Saídas:
 - *código* (16-bits): código associado exclusivamente ao livro que foi aproximado do leitor

• Alarme Anti Furtos:

- Impede que o aluno saia da biblioteca com um livro cujo empréstimo ainda não foi realizado.
- o <u>Entradas</u>:

- controle_passagem (17-bits): código correspondente à concatenação de 1 bit de controle ao código de um livro. Se o bit concatenado for igual a '1', o alarme permite a passagem do livro. Se o bit for igual a 'o' a passagem é impedida.
- <u>Saídas</u>: -

• LEDs de Orientação:

 Apontam ao aluno quando inserir o cartão ou aproximar o livro dos leitores da máquina.

• Entradas:

- led_cartão (1-bit): entrada que controla o estado do LED referente ao leitor de cartão. Se o bit for igual a '1', o LED acende, indicando que o aluno deve inserir o cartão no leitor. Se for igual a 'o', o LED apaga, indicando que o aluno pode retirar o cartão.
- *led_livro* (1-bit): entrada que controla o estado do LED referente ao leitor de códigos. Se o bit for igual a '1', o LED acende, indicando que o aluno deve aproximar o livro do leitor. Se for igual a 'o', o LED apaga, indicando que o aluno pode afastar o livro do leitor.
- o Saídas: -

• Tela Touchscreen:

- o Interface de interação entre o aluno e a máquina.
- o Entradas:
 - débito (16-bits): saída correspondente ao código do livro que o aluno deve à biblioteca. O código é impresso na tela.
- Saídas:
 - *pegar* (1-bit): entrada que, se em nível lógico alto, indica que o aluno escolheu pegar um livro.
 - devolver (1-bit): entrada que, se em nível lógico alto, indica que o aluno escolheu devolver um livro.

Implementação do sistema

1. FSM de alto nível

A primeira fase de implementação do sistema foi o desenvolvimento de uma máquina de estados de alto nível que modelasse o seu comportamento. A tabela 1

mostra as entradas, saídas e registradores da máquina. O diagrama da máquina de estados criada pelo grupo está mostrado na Fig. 3.

Entradas	Saídas	Registradores			
pegar, devolver, id, cód_concatenado, leitor_cartão, leitor_livro, código	débito, led_cartão, led_livro, memória, controle_passagem	reg_id, reg_débito, reg_cód_concatenado, reg_código, reg_pegar, reg_devolver, reg_memória, reg_controle_passagem			




Figura 3 - FSM de Alto Nível

A operação da FSM começa no estado *Início*, que zera todos os registradores do sistema e garante que o LED próximo ao leitor de cartão esteja desligado, (funcionalidade que será explicada nos estados seguintes) e avança para o próximo estado após uma borda de subida do sinal de clock. No segundo estado, Seleção, o usuário pode escolher entre duas opções que são mostradas na tela do sistema: pegar um livro (correspondente à entrada de 1 bit *pegar*, que fica em nível lógico alto se o usuário selecionar essa opção na tela touchscreen) ou devolver um livro (correspondente à entrada de 1 bit devolver, que funciona de forma análoga à anterior). O valor das entradas é armazenado nos registradores reg pegar e reg devolver. A FSM se mantém nesse estado até que o usuário selecione uma das opções e avança para o próximo estado quando uma das duas entradas estiver em nível lógico alto. No estado de *Login*, o LED próximo ao leitor de cartão do sistema acende, indicando que o usuário deve inserir o seu cartão. A máquina permanece nesse estado enquanto a entrada *leitor cartão*, que indica se há um cartão inserido na máquina, estiver em nível lógico baixo. Quando o usuário insere o cartão, o sistema avança para o estado ArmazenaDados, em que o seu número de identificação, correspondente à entrada id, e o código concatenado a ele, correspondente à entrada *cód concatenado*, são lidos e armazenados nos registradores reg id e reg cód concatenado, respectivamente, e a FSM avança para o próximo estado.

O estado seguinte da FSM, *VerificaDébito*, permite que os registradores do estado anterior sejam efetivamente atualizados e avança para diferentes estados de acordo com a situação do aluno para com a biblioteca:

- A. Se o aluno escolheu pegar um livro (reg_pegar = 1) e o código concatenado ao seu número de identificação não é um vetor de zeros (reg_cód_concatenado != 0), o sistema não permite que ele pegue um livro, já que ele apresenta um débito, avança para o estado ImprimeDébito, que mostra na tela o código do livro que ele deve devolver à biblioteca antes de pegar outro, e, na próxima borda de subida do clock, volta para o estado de Seleção.
- B. Se o aluno escolheu pegar um livro (reg_pegar = 1) e o código concatenado ao seu número de identificação é um vetor de zeros (reg_cód_concatenado = 0), indicando que ele não apresenta débito, o sistema permite que ele realize o empréstimo e avança para o estado LêCódigo. Nesse estado, o LED próximo ao leitor de códigos do sistema acende (led_livro = 1), indicando que o aluno deve aproximar da máquina o livro que deseja pegar para que o seu código seja lido. A FSM se mantém nesse estado até a entrada leitor_código ficar em nível lógico alto, indicando que um livro foi aproximado do leitor. Quando leitor_código = 1, o sistema avança para o estado ArmazenaCódigo, em que o

código do livro lido é armazenado no registrador $reg_código$, e a máquina avança para o estado seguinte. No estado UsaCódigo, o LED próximo ao leitor de códigos é desligado, indicando que o usuário já pode afastar o livro da máquina, e, como $reg_pegar = 1$ nesse caso, a FSM avança para o estado EmprestaLivro. Nesse estado, armazena-se na memória do cartão do aluno o seu número de identificação concatenado ao código do livro que ele pegou e envia-se para o alarme antifurtos o código do livro emprestado concatenado a '1', indicando que, caso um livro com esse código passe por ele, o alarme não deve ser acionado. Por fim, volta-se para o estado inicial da FSM e o LED próximo ao leitor de cartão é desligado, indicando que o aluno pode retirar o cartão da máquina.

- C. Se o aluno escolheu devolver um livro (reg_devolver = 1) e o código concatenado ao seu número de identificação é um vetor de zeros (reg_cód_concatenado = 0), o sistema não permite que ele devolva um livro, já que ele não apresenta débito, e volta para o estado de Seleção.
- D. Se o aluno escolheu devolver um livro (reg_devolver = t) e o código concatenado ao seu número de identificação não é um vetor de zeros (reg_cód_concatenado != o), o sistema avança para o estado LêCódigo para verificar se o livro que ele quer devolver é o livro que ele deve à biblioteca. Nesse estado, como explicado anteriormente, o LED do leitor de códigos acende e, se um livro for detectado, o sistema avança para o estado ArmazenaCódigo, o seu código é armazenado no registrador reg_código e o sistema avança para o estado UsaCódigo:
 - i. Se o código do livro lido for diferente do código concatenado ao número de identificação do aluno (reg_código != reg_cód_concatenado), significa que o aluno está tentando devolver um livro que não é o que ele deve à biblioteca. Assim, o sistema avança para o estado ImprimeDébito, que coloca na tela o código do livro que o aluno precisa devolver, e volta para o estado inicial da FSM.
 - ii. Se o código do livro lido for igual ao código concatenado ao número de identifcação do aluno (reg_código = reg_cód_concatenado), significa que o aluno está tentando devolver o livro que ele realmente deve à biblioteca. Assim, o sistema avança para o estado DevolveLivro, que armazena na memória do cartão do aluno o seu número de identificação concatenado a um vetor de zeros quitando seu débito com a

biblioteca - e envia para o alarme antifurtos o código do livro devolvido concatenado a 'o', indicando que, caso um livro com esse código passe por ele, o alarme deve ser acionado (evitando que o aluno saia da biblioteca com o livro). Por fim, a FSM volta para o estado inicial.

2. Caminho de dados

Após a modelagem com a FSM de alto nível, foi definido o caminho de dados do processador do sistema, como representado na Fig. 3:




Fig. 3 - Caminho de Dados

Os componentes e conexões do caminho de dados foram definidos de forma a tornar possível que o processador realize todas as operações de alto nível presentes na FSM anterior, como comparações e armazenamento de dados em registradores. Uma breve explicação do funcionamento de cada componente, a sua descrição em VHDL, sua testbench e seu esquemático gerado pelo Quartus II estão apresentados a seguir

 Registradores (reg_id, reg_pegar, reg_devolver, reg_cod_concat, reg_codigo, reg_memoria, reg_ctrl_passagem, reg_debito)

Os registradores utilizados no caminho de dados da máquina são ligados, todos, ao mesmo sinal de clock, e possuem uma entrada de dados, uma entrada de habilitação de escrita e uma entrada de habilitação da limpeza (clear) do registrador. Cada um deles desempenha uma função diferente para o funcionamento do sistema e o tamanho das suas palavras pode variar:

- reg_id (16-bits): armazena o número de identifcação do aluno, que corresponde aos primeiros 16-bits armazenados no seu cartão
- reg_cod_concat (16-bits): armazena o código concatenado ao número de identificação do aluno, correspondendo aos últimos 16-bits armazenados no seu cartão
- reg_pegar (1-bit): armazena '1' se o aluno escolheu pegar um livro e '0' se ele não escolheu pegar um livro
- reg_devolver (1-bit): armazena '1' se o aluno escolheu devolver um livro e '0' se ele não escolheu devolver um livro
- reg_codigo (16-bits): armazena o código do livro lido pelo leitor de códigos do sistema
- reg_memoria (32-bits): armazena o vetor de bits que será escrito na memória do cartão do aluno
- reg_ctrl_passagem (17-bits): armazena vetor de bits que será enviado para o sistema de alarme anti furtos
- reg_debito (16-bits): armazena código do livro que será mostrado na tela do sistema

A seguir, temos a representação de um registrador de 16-bits, cujo código e testbench são análogos aos registradores de outros tamanhos.

o Descrição em VHDL


```
library IEEE;
 2
      use IEEE.STD_LOGIC_1164.all;
 3
 4
    ⊟entity reg_l6bits is
 5
    port (
                clock : in STD LOGIC;
 6
 7
 8
                reg in : in STD LOGIC VECTOR(15 downto 0);
                reg ld : in STD LOGIC;
 9
                reg rst : in STD LOGIC;
10
                reg_out : out STD_LOGIC_VECTOR(15 downto 0)
11
12
             );
13
     end reg_l6bits;
14
15
    marchitecture rtl of reg_l6bits is
16
    ■begin
17
       process (reg in, reg ld, reg rst, clock)
    18
        begin
          if (reg_rst = '1') then
19
    20
           reg out <= "00000000000000000";
21
          elsif (rising edge(CLOCK) and reg ld = 'l') then
22
           reg out <= reg in;
23
          end if;
         end process;
24
25
      end rtl;
```

o Testbench

```
use IEEE.STD_LOGIC_1164.all;
     entity tb_reg_l6bits is
     end tb_reg_16bits;
     □architecture teste of tb_reg_16bits is
      component reg_16bits is
             port (
                     clock : in STD_LOGIC;
10
11
                     reg_in : in STD_LOGIC_VECTOR (15 downto 0);
reg_ld : in STD_LOGIC;
reg_rst : in STD_LOGIC;
reg_out : out STD_LOGIC_VECTOR (15 downto 0)
12
13
14
15
16
17
18
       end component;
        signal CLOCK : STD_LOGIC := '0';
signal REG_LD, REG_RST : STD_LOGIC;
signal REG_IN : STD_LOGIC_VECTOR(15 downto 0);
19
20
21
22
23
        constant clk_period : time := 20ns;
24
25
        begin
26
27
           reg_pegar : reg_l6bits port map (clock=>CLOCK, reg_in=>REG_IN, reg_ld=>REG_LD, reg_rst=>REG_RST);
      □ clk_process : process
```

```
wait for clk_period/2;
CLOCK <= '0';</pre>
 32
 33
 34
35
               wait for clk_period/2;
              end loop;
 36
37
            end process;
 38
39
           REG_IN <= "000000000000000", "0000000001110001" after 30ns, "000000000011111" after 50ns;
           REG_LD <= '1';
REG_RST <= '0', '1' after 60ns;
 40
41
                                                                  0000000001110001
                                                                               0000000001110001
Cursor 1
                   0 ps
```

o RTL Viewer



• Comparador de igualdade de 16-bits (compara_código)


Compara o código lido pelo leitor de códigos com o código concatenado ao número de identificação do aluno e com um vetor de zeros. A escolha de qual comparação fazer é realizada através de um MUX 2x1, que será descrito no próximo tópico. O comparador retorna '1' se os dados do comparador forem iguais e 'o', se forem diferentes.

o Descrição em VHDL


```
library IEEE;
 2
      use IEEE.STD LOGIC 1164.all;
 3
 4
    entity comp is
 5
         generic (N:integer := 8);
 6
    port (
                 A : IN STD LOGIC VECTOR (N-1 downto 0);
 7
                 B : IN STD_LOGIC_VECTOR(N-1 downto 0);
 8
                 eq : OUT STD LOGIC
 9
10
               );
11
12
     end comp;
13
    ⊟architecture rtl of comp is
14
15
    ■begin
16
          with A = B select
17
          eq <= 'l' when true,
                '0' when others;
18
19
      end rtl;
```

• Testbench

```
library IEEE;
 2
      use IEEE.STD LOGIC 1164.all;
 3
 4
    entity tb comp is
 5
     end tb_comp;
 6
 7
     Earchitecture teste of tb comp is
8
 9
     Ecomponent comp is
          generic (N:INTEGER := 4);
10
11
     port (
12
                   A : IN STD_LOGIC_VECTOR(N-1 downto 0);
                  B : IN STD_LOGIC_VECTOR(N-1 downto 0);
13
14
                  eq : OUT STD_LOGIC
15
16
      end component;
17
      signal x, y : STD_LOGIC_VECTOR(3 downto 0);
18
19
       signal s_eq : STD_LOGIC;
20
21
      begin
22
         instancia comp : comp generic map (N => 4) port map (A=>x, B=>y, eq=>s eq);
23
         x \le x"0", x"3" after 20 ns, x"2" after 40 ns, x"4" after 60 ns; y \le x"0", x"4" after 10 ns, x"3" after 30 ns, x"1" after 50 ns;
24
25
      Lend teste;
26
27
```



o RTL Viewer



- Multiplexadores 2x1 (escolhe_comparação, escolhe_concatenação_memória, escolhe_concatenação_controle_passagem)
 - escolhe_comparação: coloca em uma das entradas do comparador compara_código um vetor de zeros ou o código concatenado ao número de identificação do aluno, de acordo com o nível lógico da sua entrada de seleção. Se a entrada de seleção está em nível lógico alto, o MUX coloca o código na entrada do comparador. Caso contrário, o MUX coloca o vetor de zeros na entrada do comparador.
 - escolhe_concatenação_memória: coloca em uma das entradas do registrador reg_memória um vetor de zeros ou o código do livro lido pelo leitor de códigos. Se a entrada de seleção está em nível lógico alto, o MUX coloca o código na entrada do registrador. Caso contrário, o MUX coloca o vetor de zeros na entrada do registrador.
 - escolhe_concatenação_controle_passagem: coloca em uma das entradas do registrador reg_controle_passagem 'o' ou '1'. Se a entrada de seleção está em nível lógico alto, o MUX coloca '1' na entrada do

registrador. Caso contrário, o MUX coloca o 'o' na entrada do registrador.

o Descrição em VHDL

A seguir, temos a representação de um MUX para palavras de 16 bits, cujo código e testbench são análogos ao mux de 1 bit.


```
1
      library IEEE;
 2
      use IEEE.STD LOGIC 1164.all;
 3
 4
    entity mux2 is
        generic (N:integer := 16);
 5
 6
         port (
    7
                       : in STD LOGIC VECTOR (N-1 downto 0);
8
                A2
                      : in STD_LOGIC_VECTOR(N-1 downto 0);
9
                SEL
                      : in STD_LOGIC;
10
                       : out STD LOGIC VECTOR (N-1 downto 0)
11
12
      end mux2;
13
    ⊟architecture rtl of mux2 is
14
15
    ■begin
       p_mux : process(A1,A2, SEL)
16
    17
        begin
18
    case SEL is
            when '0' => B <= A1 ;
19
            when '1' => B <= A2 ;
20
             when others => B <= A2;
21
22
          end case;
23
        end process p_mux;
24
     end rtl;
```

• Testbench


```
library IEEE;
     use IEEE.STD_LOGIC_1164.all;
    ⊟entity tb_mux2 is
    end tb_mux2;
 6
    marchitecture teste of tb mux2 is
    component mux2 is
10
        generic (N:integer :=15);
11
    ⊢ port(
                     : in STD_LOGIC_VECTOR(N-1 downto 0);

: in STD_LOGIC_VECTOR(N-1 downto 0);

: in STD_LOGIC;
12
13
              A2
14
              SEL
15
              В
                      : out STD LOGIC VECTOR (N-1 downto 0)
16
            );
     end component;
17
18
19
     signal s_al, s_a2, s_b : STD_LOGIC_VECTOR(15 downto 0);
21
22
23
        instancia_mux2 : mux2 generic map (N=>15) port map(Al=>s_al, A2=>s_a2, B=>s_b, SEL=>s_sel);
24
        s_al <= "0000000000011111", "1110000001100000" after 20 ns,
25
        26
27
28
29
30
```



o RTL Viewer



3. Controladora

Definido o caminho de dados, é necessário desenvolver uma controladora para finalizar o projeto do processador do sistema. A controladora é responsável por tratar da lógica combinacional que faz o sistema se comportar segundo a máquina de estados descrita anteriormente, passando de um estado para outro de acordo com as suas entradas e controlando para o caminho de dados de dados de acordo com o estado em que a máquina se encontra.

A primeira parte do desenvolvimento da controladora consiste em transformar a FSM de alto nível, abordada anteriormente, em uma FSM de baixo nível. A FSM de baixo nível desenvolvida pelo grupo está apresentada na Fig. 4.




Figura 4 - FSM de Baixo Nível

O diagrama de blocos do processador, mostrando a interligação entre a controladora, o caminho de dados e o mundo externo, está apresentado na Fig. 5. Em seguida, na Fig. 6, é apresentada a arquitetura interna da controladora, com o seu bloco de controle e registrador de estados apresentados.




Figura 5 - Diagrama de Blocos do Processador




Figura 6 - Diagrama de Blocos da Controladora

4. Implementação do sistema em VHDL

Dando continuidade ao projeto do processador, o grupo realizou a sua descrição em linguagem VHDL de forma a efetivamente implementar a FSM que o modela.

Descrição do caminho de dados

Inicialmente, foi descrito o caminho de dados do processador a partir da instanciação e interligação dos componentes apresentados anteriormente neste documento. O resultado da descrição em VHDL do caminho de dados está apresentado a seguir:

o Código em VHDL

```
library IEEE;
             use IEEE.STD_LOGIC_1164.all;
  3
         entity datapath is
  4
  5
         port (
  6
                                     -- clock input
                                    clock : in STD LOGIC;
  7
  8
                                    -- users inputs
  9
10
                                   pegar_in
                                                                                                      : in STD_LOGIC;
                                   devolver_in : in STD_LOGIC;
id_in : in STD_LOGIC VECTOR(15 downto 0);
cod_concat_in : in STD_LOGIC_VECTOR(15 downto 0);
codigo_in : in STD_LOGIC_VECTOR(15 downto 0);
escolhe_concat_memoria_in : in STD_LOGIC;
11
12
13
14
15
16
                                   escolhe_concat_ctrl_passagem_in : in STD_LOGIC;
17
                                    escolhe_comp_in
                                                                                                     : in STD LOGIC;
18
                                     -- registers
19
                                   pegar_ld : in STD_LOGIC;
pegar_rst : in STD_LOGIC;
devolver_ld : in STD_LOGIC;
devolver_rst : in STD_LOGIC;
id_ld : in STD_LOGIC;
id_rst : in STD_LOGIC;
20
21
22
23
24
                                  id_ld : in STD_LOGIC;
id_rst : in STD_LOGIC;
cod_concat_ld : in STD_LOGIC;
cod_concat_rst : in STD_LOGIC;
codigo_ld : in STD_LOGIC;
codigo_rst : in STD_LOGIC;
debito_ld : in STD_LOGIC;
debito_rst : in STD_LOGIC;
passagem_ld : in STD_LOGIC;
passagem_rst : in STD_LOGIC;
25
26
27
28
29
30
31
32
33
```

```
34
                 memoria_rst : in STD_LOGIC;
 35
 36
 37
38
                  -- outputs
                                : out STD_LOGIC_VECTOR(16 downto 0);
: out STD_LOGIC_VECTOR(31 downto 0);
39
                 passagem out
40
                  memoria_out
                  comp_codigo_out : out STD_LOGIC;
41
                                   : out STD LOGIC VECTOR(15 downto 0);
42
                  debito_out
                                : out STD_LOGIC;
: out STD_LOGIC
43
                  devolver_out
44
                 pegar_out
45
      end entity;
46
47
48
     ∃architecture rtl of datapath is
49
     -- registers
50
     component reg lbit is
51
     port (
52
                clock : in STD_LOGIC;
53
                reg_in : in STD_LOGIC;
54
55
                reg_ld : in STD_LOGIC;
56
                reg_rst : in STD_LOGIC;
                reg_out : out STD LOGIC
57
58
                );
59
         end component;
60
61
     component reg_16bits is
62
     port (
63
                 clock : in STD LOGIC;
 64
                reg_in : in STD_LOGIC_VECTOR(15 downto 0);
 65
                reg ld : in STD LOGIC;
66
```

```
reg rst : in STD LOGIC;
                                 reg_out : out STD LOGIC VECTOR(15 downto 0)
   68
   69
                                );
   70
                   end component;
   71
   72
                  component reg_concat_17bits is
           73
           port (
  74
                                  clock : in STD LOGIC;
   75
   76
                                  reg in
                                                            : in STD LOGIC VECTOR(15 downto 0);
                                                            : in STD LOGIC;
                                  bit_concat
   77
                                  reg_ld
                                                          : in STD LOGIC;
  78
  79
                                  reg_rst
                                                          : in STD_LOGIC;
                                  reg_out
                                                           : out STD LOGIC VECTOR(16 downto 0)
  80
  81
  82
                   end component;
  83
  84
                  component reg concat 32bits is
  85
           port (
   86
                                  clock : in STD LOGIC;
  87
                                                          : in STD LOGIC VECTOR(15 downto 0);
  88
                                  reg in
  89
                                  vector_concat : in STD_LOGIC_VECTOR(15 downto 0);
                                  reg_ld
                                                    : in STD_LOGIC;
  90
  91
                                                            : in STD LOGIC;
                                  reg rst
                                                          : out STD_LOGIC_VECTOR(31 downto 0)
  92
                                  reg_out
  93
                            );
  94
                   end component;
  95
   96
                   -- muxes
  97
                  component mux2 lbit is
           98
           port(
  99
                                 A1
                                              : in STD LOGIC;
100
                                  : in STD_LOGIC;
: in STD_LOGIC;
101
                       SEL
103
                     ):
            end component;
105
            component mux2 is
       generic (N:integer := 16);
107
               port(
                                  : in STD_LOGIC_VECTOR(N-1 downto 0);


: in STD_LOGIC_VECTOR(N-1 downto 0);

: in STD_LOGIC;

: out STD_LOGIC_VECTOR(N-1 downto 0)
                       A1
109
111
                       SEL
113
                     );
             end component;
115
117
              generic (N:integer := 8);
                        A : IN STD_LOGIC_VECTOR(N-1 downto 0);
B : IN STD_LOGIC_VECTOR(N-1 downto 0);
eq : OUT STD_LOGIC
119
121
123
125
             signal reg_id_out, reg_cod_concat_out, reg_codigo_out, mux_memoria_out, mux_comp_out : STD_LOGIC_VECTOR(15 downto 0);
127
             signal mux_passagem_out : STD_LOGIC;
129
            reg_pegar : reg_lbit port map(clock, pegar_in, pegar_ld, pegar_rst, pegar_out);
reg_devolver : reg_lbit port map(clock, devolver_in, devolver_ld, devolver_rst, devolver_out);
131
          reg_id: reg_l6bits port map(clock, id_in, id_ld, id_rst, reg_id_out);
reg_cod_concat: reg_l6bits port map(clock, cod_concat_in, cod_concat_ld, cod_concat_rst, reg_cod_concat_out);
reg_codigo: reg_l6bits port map(clock, codigo_in, codigo_ld, codigo_rst, reg_codigo_out);
reg_cotir_passagem reg_concat_l7bits port map(clock, reg_codigo_out, mux_passagem_out, passagem_ld, passagem_rst, passagem_out);
reg_memoria: reg_concat_32bits port map(clock, reg_id_out, mux_memoria_out, memoria_ld, memoria_rst, memoria_out);
reg_debito: reg_l6bits port map(clock, reg_cod_concat_out, debito_ld, debito_rst, debito_out);
133
137
138
139
140
141
142
          escolhe_conc_ctrl_passagem : mux2_lbit port map('1', '0', escolhe_concat_ctrl_passagem_in, mux_passagem_out);
escolhe_concat_memoria: mux2_generic map (N => 16) port map(reg_codigo_out, "000000000000000", escolhe_concat_memoria_in, mux_memoria_out)
escolhe_comparacao : mux2_generic map (N => 16) port map(reg_codigo_out, "00000000000000", escolhe_comp_in, mux_comp_out);
143
144
145
146
147
          compara codigo : comp generic map (N => 16) port map (reg cod concat out, mux comp out, comp codigo out);
      end rtl;
```

67

o RTL Viewer



• Descrição da controladora

Em seguida, a controladora foi descrita a partir da FSM de baixo nível apresentada anteriormente. O resultado da sua descrição em VHDL está apresentado a seguir:

o Código em VHDL

```
library IEEE;
 2
          use IEEE.STD_LOGIC_1164.all;
 3
       Entity controladora is
  4
 5
       □port (
                     clk : in STD LOGIC;
 6
 7
                     pegar : in STD_LOGIC;
devolver : in STD_LOGIC;
 8
 9
                    leitor cartao : in STD LOGIC;
10
11
                    leitor livro : in STD LOGIC;
                    reg_pegar : in STD_LOGIC;
reg_devolver : in STD_LOGIC;
12
13
14
                     compara codigo : in STD LOGIC;
15
                    id_ld : out STD_LOGIC;
id_rst : out STD_LOGIC;
debito_ld : out STD_LOGIC;
debito_rst : out STD_LOGIC;
pegar_ld : out STD_LOGIC;
pegar_rst : out STD_LOGIC;
devolver_ld : out STD_LOGIC;
devolver_rst : out STD_LOGIC;
cod_concat_ld : out STD_LOGIC;
cod_concat_rst : out STD_LOGIC;
cod_go ld : out STD_LOGIC;
                                                : out STD LOGIC;
16
                     id ld
17
18
19
20
21
22
23
24
25
                    codigo_ld : out STD_LOGIC;
codigo_rst : out STD_LOGIC;
memoria_ld : out STD_LOGIC;
memoria_rst : out STD_LOGIC;
26
27
28
29
30
                    ctrl passagem ld : out STD LOGIC;
31
                     ctrl passagem rst : out STD LOGIC;
32
                     33
34
                     escolhe concat ctrl passagem : out STD LOGIC;
35
```

```
led_cartao : out STD_LOGIC;
 37
 38
             led livro : out STD LOGIC
 39
 40
          );
     end controladora;
 41
 42
    □architecture rtl of controladora is
 43
 44
 45
        type estado is (INICIO, SELECAO, LOGIN, ARMAZENA_DADOS,
                        VERIFICA DEBITO, LE CODIGO, ARMAZENA CODIGO,
 46
                        USA CODIGO, IMPRIME DEBITO, DEVOLVE LIVRO, EMPRESTA LIVRO);
 47
 48
          signal estado_atual : estado := INICIO;
signal proximo_estado : estado;
 49
          signal estado atual
 50
 51
 52
    ⊟begin
 53
 54
    ₿
 55
          process(clk) is
 56
           if (rising_edge(clk)) then
 57
     58
                 estado atual <= proximo estado;
             end if;
 59
          end process;
 60
 61
 62
     process(estado_atual, pegar, devolver, leitor_cartao,
                leitor_livro, reg_pegar, reg_devolver, compara_codigo) is
 64
          begin
 65
                                        <= '0';
 66
             id_rst
                                        <= '0';
 67
             debito_rst
                                        <= '0';
 68
            pegar_rst
 69
             devolver rst
                                        <= '0';
                                        <= '0';
70
            cod_concat_rst
                                             <= '0';
 71
             codigo rst
                                             <= '0';
 72
             memoria rst
 73
              ctrl_passagem_rst
                                             <= '0';
                                             <= '0';
 74
              id ld
 75
                                             <= '0';
             debito ld
             pegar_ld
                                             <= '0';
 76
              devolver ld
                                             <= '0';
 77
                                             <= '0';
 78
              cod_concat_ld
 79
              codigo ld
                                             <= '0';
                                             <= '0';
 80
              memoria ld
 81
                                             <= '0';
              ctrl_passagem_ld
              led_cartao
 82
                                             <= '0';
                                             <= '0';
 83
              led livro
 84
              escolhe comp
                                             <= '0';
                                         <= '0';
 85
              escolhe_concat_memoria
 86
              escolhe concat ctrl passagem <= '0';
 87
 88
               case estado atual is
 89
 90
                    when INICIO =>
                       memoria_ld <= '0';</pre>
 91
 92
                        ctrl_passagem_ld <= '0';
 93
                        id rst <= '1';
 94
                        debito_rst <= 'l';
                        pegar_rst <= '1';
 95
                        devolver rst <= 'l';
 96
                        cod_concat_rst <= '1';
97
 98
                        codigo rst <= 'l';
                        memoria_rst <= '1';
99
100
                        ctrl_passagem_rst <= 'l';
101
                        led cartao <= '1';</pre>
102
103
                        proximo estado <= SELECAO;
104
105
                    when SELECAO =>
```


```
107
                         debito_rst <= '0';
                         pegar_rst <= '0';
108
                         devolver_rst <= '0';
109
110
                         cod concat rst <= '0';
                         codigo_rst <= '0';
111
                         memoria_rst <= '0';
112
                         ctrl_passagem_rst <= '0';
113
                         pegar_ld <= 'l';
114
                         devolver_ld <= 'l';</pre>
115
116
117
                         if (((pegar = 'l') and (devolver = '0')) or
      ((pegar = '0') and (devolver = '1'))) then
118
      Þ
      F
119
                             proximo_estado <= LOGIN;
120
121
                             proximo_estado <= SELECAO;</pre>
122
                         end if;
123
124
                     when LOGIN =>
                         pegar_ld <= '0';</pre>
125
126
                         devolver ld <= '0';
                         led cartao <= 'l';
127
128
129
      if (leitor cartao = 'l') then
                             proximo_estado <= ARMAZENA_DADOS;
130
131
      else
132
                             proximo_estado <= LOGIN;
133
                         end if;
134
                     when ARMAZENA DADOS =>
135
136
                         cod_concat_ld <= 'l';
137
                         id ld <= 'l';
                         escolhe_comp <= '0';
138
139
140
                         proximo estado <= VERIFICA DEBITO;
141
                  when VERIFICA_DEBITO =>
142
143
                      cod_concat_ld <= '0';
144
                      id_ld <= '0';
145
146 = 147 |- 148 = -
                      if ((reg_devolver = 'l') and (compara_codigo = 'l')) then
                      proximo_estado <= SELECAO;
elsif ((reg_pegar = 'l') and (compara_codigo = '0')) then
                         proximo_estado <= IMPRIME_DEBITO;
149
     |--
                      150
151
                          proximo_estado <= LE_CODIGO;
152
153
                      else
154
                         proximo_estado <= VERIFICA_DEBITO;
                      end if;
155
156
                  when LE_CODIGO =>
157
158
                      led_livro <= 'l';</pre>
159
160
                      if (leitor_livro = 'l') then
     161
                         proximo estado <= ARMAZENA CODIGO;
162
                      else
163
                          proximo_estado <= LE_CODIGO;</pre>
164
                      end if;
165
                  when ARMAZENA_CODIGO =>
166
167
                      codigo_ld <= 'l';
168
                      proximo_estado <= USA_CODIGO;</pre>
169
170
171
                  when USA CODIGO =>
172
                      codigo ld <= '0';
                      led livro <= '0';
173
174
                      escolhe comp <= 'l';
175
```

id rst <= '0';


106

```
176
                           if (reg_pegar = 'l') then
177
      十回十回十回
                               proximo_estado <= EMPRESTA_LIVRO;
178
                           elsif ((reg_devolver = '1') and (compara_codigo = '1')) then
                               proximo_estado <= DEVOLVE_LIVRO;
179
                           elsif ((reg_devolver = 'l') and (compara_codigo = '0')) then
proximo_estado <= IMPRIME_DEBITO;</pre>
180
181
182
                          proximo_estado <= USA_CODIGO;
end if;</pre>
183
184
185
                      when IMPRIME DEBITO =>
186
                          debito_ld <= 'l';
187
188
                           if (reg_pegar = '1') then
189
      0+0+0
                               proximo estado <= SELECAO;
190
191
                           elsif (reg_devolver = 'l') then
192
                              proximo_estado <= INICIO;
193
194
                              proximo estado <= IMPRIME DEBITO;
195
                           end if:
196
197
                      when EMPRESTA_LIVRO =>
198
                          memoria_ld <= 'l';
                          ctrl_passagem_ld <= 'l';
199
                           escolhe_concat_memoria <= 'l';
200
                          escolhe_concat_ctrl_passagem <= 'l';
201
202
                          proximo_estado <= INICIO;</pre>
203
204
205
                      when others =>
                          memoria_ld <= 'l';</pre>
206
                          ctrl_passagem_ld <= 'l';
escolhe_concat_memoria <= '0';
escolhe_concat_ctrl_passagem <= '0';
207
208
209
210
211
                               proximo estado <= INICIO;
212
                    end case;
213
               end process;
214
         end rtl;
```

RTL Viewer



o Diagrama da Máquina de Estados



\circ Tabela de transição de estados

	Name	EMPRESTA_LIVRO	DEVOLVE_LIVRO	IMPRIME_DEBITO	USA_CODIGO	ARMAZENA_CODIGO	LE_CODIGO	VERIFICA_DEBITO	ARMAZENA_DADOS	LOGIN	SELECAO	INICIO
1	INICIO	0	0	0	0	0	0	0	0	0	0	0
2	SELECAO	0	0	0	0	0	0	0	0	0	1	1
3	LOGIN	0	0	0	0	0	0	0	0	1	0	1
4	ARMAZENA_DADOS	0	0	0	0	0	0	0	1	0	0	1
5	VERIFICA_DEBITO	0	0	0	0	0	0	1	0	0	0	1
6	LE_CODIGO	0	0	0	0	0	1	0	0	0	0	1
7	ARMAZENA_CODIGO	0	0	0	0	1	0	0	0	0	0	1
8	USA_CODIGO	0	0	0	1	0	0	0	0	0	0	1
9	IMPRIME_DEBITO	0	0	1	0	0	0	0	0	0	0	1
10	DEVOLVE_LIVRO	0	1	0	0	0	0	0	0	0	0	1
11	EMPRESTA_LIVRO	1	0	0	0	0	0	0	0	0	0	1

Descrição do sistema completo

Por fim, foi feita a descrição do sistema como um todo, instanciando-se e interligando-se o datapath e a controladora. A descrição do sistema em VHDL está mostrada a seguir:

o Código em VHDL


```
library IEEE;
        use IEEE.STD_LOGIC_1164.all;
 2
 3
      entity sd library is
 5
             port (
     clk : in STD_LOGIC;
 6
 8
             leitor_cartao : in STD_LOGIC;
 9
             leitor_livro : in STD_LOGIC;
             pegar : in STD_LOGIC;
devolver : in STD_LOGIC;
id : in STD_LOGIC_VECTOR(15 downto 0);
cod_concat : in STD_LOGIC_VECTOR(15 downto 0);
codigo : in STD_LOGIC_VECTOR(15 downto 0);
10
11
12
13
14
15
             led_livro : out STD_LOGIC;
led_cartao : out STD_LOGIC;
ctrl_passagem_out : out STD_LOGIC_VECTOR(16 downto 0);
memoria_out : out STD_LOGIC_VECTOR(31 downto 0);
debito_out : out STD_LOGIC_VECTOR(15 downto 0)
16
17
18
19
20
21
22
        end entity;
23
      ⊟architecture rtl of sd_library is
24
25
26
              signal reg_pegar, reg_devolver, compara_codigo : STD_LOGIC;
27
28
              signal pegar ld, pegar rst, devolver ld, devolver rst, cod contat ld, cod concat rst,
                       id_ld, id_rst, debito_ld, debito_rst, codigo_ld, codigo_rst,
29
30
                       memoria_ld, memoria_rst, ctrl_passagem_ld, ctrl_passagem_rst,
31
                       escolhe_comp, escolhe_concat_memoria, escolhe_concat_ctrl_passagem : STD_LOGIC;
32
33
     component controladora is
     34
             port (
                 clk : in STD_LOGIC;
35
```

```
: in STD_LOGIC;
 37
                pegar
                devolver : in STD LOGIC;
 38
 39
                leitor_cartao : in STD_LOGIC;
                leitor livro : in STD_LOGIC;
reg_pegar : in STD_LOGIC;
reg_devolver : in STD_LOGIC;
 40
 41
 42
 43
                compara_codigo : in STD_LOGIC;
 44
 45
                id 1d
                                    : out STD_LOGIC;
                                   : out STD LOGIC;
 46
                id rst
 47
                debito ld
                                   : out STD LOGIC;
                                   : out STD_LOGIC;
 48
                debito_rst
                                   : out STD_LOGIC;
: out STD_LOGIC;
 49
                pegar ld
 50
                pegar_rst
                                   : out STD LOGIC;
 51
                devolver ld
                devolver_id : out STD_LOGIC;
devolver_rst : out STD_LOGIC;
cod_concat_id : out STD_LOGIC;
cod_concat_rst : out STD_LOGIC;
 52
 53
 54
                codigo_ld : out STD_LOGIC;
 55
                                   : out STD_LOGIC;
 56
                codigo_rst
                memoria_ld : out STD_LOGIC;
memoria_rst : out STD_LOGIC;
 57
 58
                ctrl_passagem_ld : out STD LOGIC;
 59
 60
                ctrl_passagem_rst : out STD_LOGIC;
 61
                                                 : out STD LOGIC;
 62
                escolhe comp
                escolhe_concat_memoria : out STD LOGIC;
 63
 64
                escolhe_concat_ctrl_passagem : out STD_LOGIC;
 65
 66
                led_cartao : out STD_LOGIC;
 67
                led livro : out STD LOGIC
 68
                  );
 69
             end component;
 70
 71
            component datapath is
      72
      port (
 73
                  clock
                                                      : in STD_LOGIC;
                                                      : in STD_LOGIC;
: in STD_LOGIC;
 74
                  pegar in
 75
                   devolver in
 76
                                                      : in STD_LOGIC_VECTOR(15 downto 0);
                   id in
                                                      : in STD_LOGIC_VECTOR(15 downto 0);
: in STD_LOGIC_VECTOR(15 downto 0);
                   cod_concat_in
 77
 78
                   codigo in
                                                   : in STD LOGIC;
 79
                  escolhe concat memoria in
 80
                   escolhe_concat_ctrl_passagem_in : in STD_LOGIC;
 81
                   escolhe_comp_in
                                                      : in STD LOGIC;
 82
 83
                   -- registers
                  pegar_ld : in STD_LOGIC;
pegar_rst : in STD_LOGIC;
 84
 85
                                 : in STD LOGIC;
 86
                   devolver ld
 87
                   devolver_rst : in STD_LOGIC;
 88
                   id ld
                                   : in STD LOGIC;
 89
                  id rst
                                   : in STD LOGIC;
 90
                   cod_concat_ld : in STD_LOGIC;
 91
                   cod concat rst : in STD LOGIC;
                                 : in STD LOGIC:
 92
                   codigo_ld
 93
                   codigo rst
                                  : in STD LOGIC;
                                 : in STD_LOGIC;
 94
                   debito_ld
 95
                   debito rst
                                   : in STD_LOGIC;
 96
                  passagem ld
                                   : in STD LOGIC;
 97
                   passagem_rst : in STD_LOGIC;
                  memoria_ld : in STD_LOGIC;
memoria_rst : in STD_LOGIC;
 98
99
100
101
                   -- outputs
                  passagem_out : out STD_LOGIC_VECTOR(16 downto 0);
102
                   memoria_out : out STD_LOGIC_VECTOR(31 downto 0);
103
104
                   comp_codigo_out : out STD_LOGIC;
                   debito out : out STD LOGIC VECTOR(15 downto 0);
105
```

36

```
: out STD_LOGIC;
: out STD_LOGIC
106
                                          devolver out
107
108
                                     pegar_out
);
109
110
                           end component;
111
112
                 begin
                           instancia_controladora : controladora port map
113
             ė
                                                                                         pegar, devolver, leitor_cartao, leitor_livro, reg_pegar, reg_devolver, compara_codigo, id_ld, id_rst, debito_ld, debito_rst, pegar_ld, pegar_rst, devolver_ld, devolver_rst, cod_contat_ld, cod_concat_rst, codigo_ld, codigo_rst, memoria_ld, memoria_rst, ctrl_passagem_ld, ctrl_passagem_rst, escolhe_comp, escolhe_concat_memoria,escolhe_concat_ctrl_passagem);
115
116
117
118
119
120
121
                           instancia_datapath : datapath port map
                                                                              (clk, pegar, devolver, id, cod_concat, codigo, escolhe_concat_memoria, escolhe_concat_ctrl_passagem, es pegar_ld, pegar_rst, devolver_ld, devolver_rst, id ld, id_rst, cod_concat_ld, cod_concat_rst, codigo_ld, codigo_rst, debito_ld, debito_rst, ctrl_passagem_ld, ctrl_passagem_rst, memoria_ld, memoria_rst, ctrl_passagem_out, memoria_out, compara_codigo, debito_out, reg_devolver, reg_pegar);
122
123
             ₿
124
125
126
127
128
129
```

o RTL Viewer



Simulação do sistema

De forma a validar a implementação do sistema feita pelo grupo e exemplificar o seu funcionamento, foi simulada uma situação possível de uso do sistema: a devolução de um livro por um usuário carregando o livro certo.

Neste caso, um usuário que está em débito com a biblioteca utiliza o sistema para devolver um livro e o livro que ele tenta devolver é o que ele deve à biblioteca, então o sistema permite a devolução, quita o débito do usuário e bloqueia a passagem do livro devolvido pelos portais anti furtos.

A simulação dessa situação no ModelSim está apresentada na Fig. 5 e será explicada em seguida:





Figura 5 - Simulação do Sistema


1. Estado Início

Inicialmente, a entrada *rst* é colocada em nível lógico alto (A) para garantir que o sistema iniciará seu funcionamento com a máquina de estados no estado *Início*. Como o reset da FSM é independente de bordas de clock, a simulação já se inicia com a máquina no estado *Início* e os registradores têm sua entrada de reset ativada, fazendo o seu valor armazenado ser um vetor de zeros. Os únicos registradores que não são resetados nesse estado serão resetados no estado seguinte.




2. Estado Seleção

Na primeira borda de subida do sinal de clock (A), a FSM passa para o estado *Seleção*, resetando os registradores (C) que não haviam sido resetados no estado anterior e permitindo ao usuário escolher entre pegar e devolver um livro, Nesse caso, nota-se que a entrada *devolver* fica em nível lógico alto (B), indicando que o usuário escolheu por devolver um livro.




3. Estado ArmazenaDados

Na próxima borda de subida de clock (A), a FSM passa para o estado *ArmazenaDados* e o LED do leitor de cartão (saída *led_cartão*) fica em nível lógico alto (B), indicando ao usuário que ele deve inserir o seu cartão no leitor.




Alguns instantes depois, a entrada *leitor_cartão* – que indica se há ou não um cartão inserido no leitor – fica em nível lógico alto (C), simulando a situação em que o usuário viu que o LED do leitor de cartão ficou aceso e inseriu o cartão na máquina. Com a inserção do cartão, os dados do usuários – *id* (D) e *cód_concat* (E) – são lidos pela máquina.




4. Estado VerificaDébito

Na borda de subida de clock seguinte (A), a FSM passa para o estado *VerificaDébito*, em que o código armazenado no cartão do aluno, correspondente à entrada *cód_concat*, é comparado a um vetor de zeros para verificar se ele está em débito (os dois são iguais) ou não (os dois são diferentes). Nesse caso, nota-se que o código concatenado é diferente de um vetor de zeros, indicando que o aluno apresenta débito na biblioteca.




5. Estado *LêCódigo*

Na borda seguinte de subida do sinal de clock (A), como o aluno escolheu devolver um livro e apresenta débito, o sistema passa para o estado $L\hat{e}C\acute{o}digo$. Nesse estado, o LED do leitor de códigos é colocado em nível lógico alto (B), indicando que o aluno deve aproximar dele o livro que deseja devolver.




Ainda nesse estado, simulamos a situação em que o aluno viu o LED do leitor de códigos aceso e aproximou o livro dele, colocando a entrada *leitor_livro* em nível lógico alto (C) e fazendo o código do livro que o aluno está tentando devolver aparecer na entrada *código* (D).




6. Estado Armazena Código

Na borda seguinte de subida do clock (A), o sistema passa para o estado *ArmazenaCódigo*, desligando o LED do leitor de livros (B) (o que indica que o aluno já pode afastar o livro do leitor).



7. Estado UsaCódigo

Na próxima borda de subida do clock (A), o sistema passa para o estado *UsaCódigo*, em que o código do livro lido é comparado ao código concatenado lido do cartão do aluno para verificar se ele está tentando devolver o livro correto. Nota-se, por (B) que os códigos, nesse caso, são iguais, então o aluno poderá devolver o livro que carrega em mãos.



8. Estado DevolveLivro

Como o aluno escolheu devolver um livro e carrega o livro correto, a FSM passa para o estado *DevolveLivro* na borda de subida de clock seguinte (A). Nesse estado, o débito do aluno é quitado, armazenando na memória do seu cartão o seu número de identificação (*id*) concatenado a um vetor de zeros, como pode-se ver na saída *memória* (B). Além disso, o sistema envia para os portais antifurtos um sinal indicando que o livro devolvido não pode sair da biblioteca, concatenando ao código desse livro um 'o', como pode-se vee na saída *ctrl_passagem* (C). Com isso, o aluno consegue devolver com sucesso o livro que devia e conclui-se o funcionamento do sistema.

