

27 MAYIS 2015

1. İki tane 1-bit'lik sayıyı toplayan bir devre çizin ve çizdiğiniz devreyi Verilog'ta kodlayınız. Modülünüzün fonksiyonel olarak doğru çalışmasını kontrol ediniz. RTL Schematic'e bakarak sentezleyici programın ürettiği devreyle sizin daha önce çizdiğiniz devreyi karşılaştırınız.
2. “**Half adder**” 'ı araştırınız ve 1'de tasarladığınız devreyle half adder'ı karşılaştırınız.
3. 3 tane 1-bit'lik sayıyı toplamamızı sağlayan “**Full adder**” devresini inceleyiniz. Full adder ile half adder arasında nasıl bir ilişki vardır? Araştırınız. 3 tane 1-bit'lik sayıyı toplayan Full adder modülünü Verilog'ta kodlayınız. Şematiklerini inceleyiniz. Gerekli simülasyonları yapınız ve tasarımınızı board'a atınız.
4. tasarlamış olduğunuz Full adder'ı kullanarak iki tane 4-bit'lik sayıyı toplayan bir **Ripple Carry Adder** tasarlayınız. Tasarladığınız Ripple Carry Adder için gerekli simülasyonları yapınız. Ripple Carry Adder'ın RTL şemasını inceleyiniz
5. Kodunuzu öyle bir hale getirin ki, kod üzerinde çok küçük bir değişiklikle toplayıcınızın boyu zahmetsizce değişsin. Örneğin 256-bit'lik bir toplayıcı tasarlayın denildiğinde VHDL kodunuzda sadece bir parametre değişsin ve artık toplayıcınız o uzunluğa erişsin. Bu esnekliği nasıl sağlarsınız?