

Universidade Federal de Viçosa Departamento de Informática INF 499 - Seminário II



Implementação do algoritmo K-Means em CPU, GPU e FPGA

Aluno: Michael Canesche

Orientador: Ricardo dos Santos Ferreira

Coorientador: Giovanni Ventorim Comarela

Sumário

- Evolução do Tema
- Evolução dos objetivos
- Objetivos Secundários
- Motivações
 - Área de atuação
 - Econômica
 - Acadêmica
- Sobre o FPGA
- Gerador Parametrizável
 - FPGA
 - GPU
- Resultados
- Trabalhos Futuros

Evolução do Tema

Implementação de algoritmos de mineração de dados



Implementação do algoritmo de K-Means em CPU, GPU e FPGA

Evolução dos Objetivos

- Implementar algoritmos em FPGA e compará-los utilizando alguma base de dados com outros aceleradores em plataforma heterogêneas (GPU).
 - Foco voltado em performance e eficiência energética




- Implementar algoritmos em FPGA e compará-los utilizando alguma base de dados com outros aceleradores em plataforma heterogêneas (GPU).
 - Foco voltado em performance e eficiência energética
- Melhorar algoritmo implementado

Objetivos secundários

- Aplicar todos os conhecimentos adquiridos em iniciação científica e aulas do curso de Ciência da Computação no trabalho de conclusão de curso.
- Publicar artigo em revista. (WSCAD 2018)

Motivação

Área de atuação



*Imagem retirada do google imagens

Motivação

Econômica

DELL EMC AND FUJITSU ROLL INTEL FPGAS INTO SERVERS

April 11, 2018 Jeffrey Burt




Nvidia caused a shift in high-end computing more than a decade ago when it introduced its general-purpose GPUs and CUDA development platform to work with CPUs to increase the performance of compute-intensive workloads in HPC and other environments and drive greater energy efficiencies in datacenters.

Nvidia and to a lesser extent AMD, with its Radeon GPUs, took advantage of the growing demand for more speed and less power consumption to build out their portfolios of GPU accelerators and expand their use in a range of systems, to the point where in the last Top500 list of the world's fastest ...

Read more

Fonte: https://www.nextplatform.com/?s=fpqa - Último acesso - 17/04/2018


Motivação



Fonte: Google academico - Último acesso - 13/11/2018

Sobre o FPGA


- Field Programmable Gate Arrays
- Arquitetura de Hardware Reconfigurável
- 3 componentes
 - Bloco de entrada / saída
 - Blocos lógicos reconfiguráveis
 - Chaves de interconexão
- Processamento altamente paralelo (espacial) e flexível
- Eficiência energética



Gerador Parametrizável para FPGA

```
from veriloggen import *
from make kmeans core import make kmeans core
from make validity protractor import make validity protractor
def make kmeans(external data width, data width, k, sumK, dimensions, components array):
    m = Module('kmeans %d' % k)
    controller data width = 8
    kmeans cores = (external data width // data width) // dimensions
    params = []
   # sinais básicos para o funcionamento do circuito
    clk = m.Input('clk')
    rst = m.Input('rst')
    kmeans centroids configurations in = m.Input('kmeans centroids configurations in', 64)
    kmeans data in = m.Input('kmeans data in', external data width)
    kmeans input valid = m.Input('kmeans input valid', 2)
    kmeans data out = m.Output('kmeans data out', kmeans cores * controller data width)
    kmeans output valid = m.OutputReg('kmeans output valid', 2)
   m.EmbeddedCode(' ')
    m.EmbeddedCode('//Validity protractor instantiation.')
    validity protractor = make validity protractor(external data width, data width, k, dimensions)
    con = [('clk', clk), ('rst', rst),
           ('validity protractor input valid', kmeans input valid),
           ('validity protractor output valid', kmeans output valid)]
    m.Instance(validity protractor, 'validity protractor', params, con)
```

Gerador Parametrizável para GPU



13 operações para 2 entradas (x,y)

Fonte: Criada pelo autor.

Gerador Parametrizável para GPU


Versão K=2, N=2, Atômico

```
__global__ void kmeans(int*in,
int *c, int *nC,
int *total, const int n) {
  int i;
  i = (blockIdx.x * blockDim.x +
      threadIdx.x) * DIM;
  // leitura do Ponto
  int pd0 = in[i + 0];
  int pd1 = in[i + 1];
  // Map para distancia
  int k0d0 = pd0 - c[0]; // C0_0
  int k0d1 = pd1 - c[1]; // C0_1
  int k1d0 = pd0 - c[2]; // C1_0
  int k1d1 = pd1 - c[3]; // C1_1
```

```
// Quadrado Distancia
k0d0 = k0d0; k0d1 = k0d1;
k1d0 = k1d0; k1d1 = k1d1;
// Reducao de Soma para Distancia
k0d0= k0d0+k0d1; // Distancia de C0
k1d0= k1d0+k1d1; // Distancia de C1
// Reducao de Minimo
int minId;
minId = (k1d0 < k0d0) ? 1 : 0;
// Inclusao do Ponto para
   Reposicionamento
atomicAdd(&(nC[DIM*minId+0]),pd0);
atomicAdd(&(nC[DIM*minId+1]),pd1);
atomicAdd(&(total[minId]), 1);
```

Fonte: Retirado do artigo produzido.


Gerador Parametrizável para GPU



Fonte: Criada pelo autor.


FPGA x GPU

Solução Proposta com geradores GPU e FPGA




FPGA x GPU

Tempo de Execução por Iteração




FPGA x GPU

Eficiência Energética com um cenário mais Favorável a GPU 100 e 200 Watts




Harp2 22,3 W


CPU com heurística



Compactação de Dados N=2



Compactação de Dados N=64



Trabalhos Futuros

Computação **Aproximada** em FPGA e Tensor Cores das GPUs 160 GB **Novos FPGAs** (Harp2 16 GB/s Avaliar vários centroides ao mesmo Tempo. **CGRAs** (Edge Microsoft, CSA Intel)

Cronograma

Tarefas	Agosto	Setembro	Outubro	Novembro	Dezembro
Revisão Bibliográfica	O	Ο	0	X	?
Implementação	0	O	0		
Redação do artigo aprimoramento		O	Ο	X	?
Melhoria dos algoritmos	O	Ο	Ο		

Legenda:

- O Feito
- X A fazer
- ? Previsão a ser feito

Referências

- Lutz, Clemens, et al. Efficient k-Means on GPUs, 2018.
- Gschwind, M.; Salapura, V.; Maurer, D. FPGA prototyping of a RISC processor core for embedded applications, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 9, 2001.
- Chen, D.; Cong, J. and Pan, P; **FPGA Design Automation: A Survey**, Electronic Design Automation, Vol. 1, No 3, 2006.
- Cong, J.; et al; Understanding Performance Differences of FPGAs and GPUs, FCCM, 2018

Links Interessantes: https://www.nextplatform.com/

http://isfpga.org/

http://www2.sbc.org.br/wscad/current/index.html

Agradecimentos





















Contatos



Michael Canesche

I'm a student Computer Science at UFV. I love coffee and code. Welcome to my github!

Edit bio

) Brazil

E-mail: michael.canesche@gmail.com

Projeto: https://github.com/canesche/INF496

Dúvidas ou Sugestões?